CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3414.15 .16 .17 .18 .19 ... 4323 »
  1. rom

    0下载:
  2. EDA应用中ROM具体定义实例,供大家学习和写程序参考之用-EDA applications, examples of the specific definition of ROM, for everyone to learn and write programs for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:470.15kb
    • 提供者:朱翔捷
  1. PS2Interface

    0下载:
  2. Interface PS/2 key board-Interface PS/2 key board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:22.17kb
    • 提供者:Davids
  1. spi

    0下载:
  2. SPI Verilog code with programmable clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.2mb
    • 提供者:sudhir
  1. PWM

    0下载:
  2. PWM for control of motors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:18.76kb
    • 提供者:Davids
  1. Secuential_Ligths

    0下载:
  2. A simple sequential lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:23.58kb
    • 提供者:Davids
  1. Hexto7

    0下载:
  2. Hexadecimal to 7 segments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:12.61kb
    • 提供者:Davids
  1. Boston_FullParallelCase

    0下载:
  2. verilog full case and paralel case directive usage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:56.38kb
    • 提供者:sudhir
  1. keymusic1

    0下载:
  2. FPGA实验,实现了蜂鸣器发出不同的音调,利用按键,很好玩的-FPGA experiment, realized the buzzer sounded a different tone, the use of keys, it is fun
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:254.45kb
    • 提供者:xiaole
  1. key_press

    0下载:
  2. 利用FPGA采集按键,加了消斗。其实跟单片机的效果差不多。-The use of FPGA collect keys, plus the elimination fighting. In fact, almost with the effect of SCM.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:298.98kb
    • 提供者:xiaole
  1. 52250440605_AB

    0下载:
  2. 基于CPLD 的光电脉冲码盘 信号四倍频电路设计-CPLD-based electro-optical pulse encoder signals four multiplier circuit design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:555.97kb
    • 提供者:易琰
  1. vga

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:946byte
    • 提供者:张锴
  1. verilogif_else

    0下载:
  2. 这是Verilog语言的if else 语句的优化,不同的写法,编译出来,结果会有很多不同。请大家自己斟酌。-see the Chinese
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:81.63kb
    • 提供者:张锴
« 1 2 ... .09 .10 .11 .12 .13 3414.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭