资源列表
VHDLexample
- VHDL的例子，是我学VHDL以来收集的，那出来共享，想要的下哈
DDS_all
- 这个是相当不错的EDA编程，是电子设计大赛准备期间我引以为自豪的一个，能产生正弦，余弦，方波（可调占空比），三角波，锯齿波以及各种叠加波形，可以自行设置。
FPGA_VRILOG
- 一套基于XILIX,SPATAN2,XC2S200 芯片实验板上的,10个典型VRILOGHDL的FPGA实验,有帮助,
tclk
- ALARM=1时蜂鸣器叫。 --第50秒时开始叫，连续叫10秒，前9秒为低音，最后1秒为高音。 --高音为500HZ，低音为250HZ。 --按住MS1（ML1灯灭）时自动加，按调分键MS2（ML2灯灭）分自动加。 --6个共阴LED数码管分别显示时/分/秒，6个LED数码管动态扫描显示。
adder8b
- 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
sdram_ctrl.tar
- 同步动态RAM的控制电路VHDL源代码,在SOC开发中可以直接应用
video_compression_systems.tar
- 视频压缩IPCORE,设计比较大,为硬件设计的工程师提高参考
chk
- 本程序实现了一个序列检测器。当一串待检测的串行数据进入检测器后，若此数在每一位的连续检测中都与预置的密码数相同，则输出“A”,否则仍然输出“B”。
VHDL
- 非常 有用的西安理工的资料，适合初学者
chengxu
- 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
ADcaiyang
- A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8-2编写，所不同的是这里将书中“ADDA<=1”的赋值语句改为“ADDA <=EN”，EN是所设置的输入按键用来控制INO与IN1间的通道选择。
UARTRS232
- 用UART来接收PC机的RS232串行接口数据。由于UART每次只接收8位数据，所以在接收了两个8位数据之后，才将其存入16位的SRAM内。