CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .99 .00 .01 .02 .03 504.05 .06 .07 .08 .09 ... 4323 »

  1. timer_24

    0下载：
  2. 实现数字钟功能，带有按键调整时间，定时闹钟功能(Digital clock function, with timing, alarm clock function)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-21
    • 文件大小：4.09mb
    • 提供者：大众

  1. FPGA开发实战手册 V1.1

    0下载：
  2. 介绍了fpga的开发流程，对实际案例进行源码剖析，清楚易学(Introduced the FPGA development process, carries on the source code analysis to the actual case, clear is easy to learn)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-23
    • 文件大小：15.83mb
    • 提供者：大众

  1. yuanma

    0下载：
  2. 介绍了fpga开发的的数个工程源码，包括按键，时钟，AD/DA，VGA，数字示波器等(Introduced FPGA development of several engineering source code, including buttons, clock, AD/DA, VGA, digital oscilloscope, etc.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-21
    • 文件大小：87.98mb
    • 提供者：大众

  1. sd_gen

    0下载：
  2. 标清信号fvh，75%彩条，包括pal50hz和ntsc60hz(sd generation 75%bar fvh)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-16
    • 文件大小：1kb
    • 提供者：开心的

  1. PPM采集和综合测试程序

    0下载：
  2. PPM信号的采集以及 综合测试程序.zip(PPM acquisition and integration test program.Zip)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-20
    • 文件大小：1.09mb
    • 提供者：bsxq

  1. CMA

    0下载：
  2. 用Verilog实现FSE-CMA算法，分为四个模块，一共迭代8次(Implementation of FSE-CMA algorithm with Verilog)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-29
    • 文件大小：1kb
    • 提供者：qnmb2333

  1. AD7606_1

    0下载：
  2. ad7606采集Verilog 编写的模块 有仿真图(ad7606 Verilog ad7606 Verilog)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：15.77mb
    • 提供者：maymumu

  1. ed1553

    0下载：
  2. 自己编写的1553b总线的曼切斯特编码和解码电路(1553b encoder and decoder)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-16
    • 文件大小：99kb
    • 提供者：xingzhiw3

  1. 4NandFlash

    0下载：
  2. 控制器顶层，以及实现功能模块简单的snandflash_top_ctrler(Simple nand_flash_top_ctrler)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-23
    • 文件大小：2kb
    • 提供者：哒嘟嘟

  1. 11_rom_test

    0下载：
  2. 利用.mif文件产生rom表。完成rom的存储和读取(Using the.Mif file to generate the ROM table. Complete the storage and read of ROM)

  3. 所属分类：VHDL/FPGA/Verilog

  1. led_test

    0下载：
  2. 利用verilog实现了流水灯功能，包含完整的工程文件和测试文件(The use of Verilog to achieve the water light function, including complete engineering documents and test files)

  3. 所属分类：VHDL/FPGA/Verilog

  1. 8_uart_test

    0下载：
  2. 实现了通信串口的实验，包括发送和接收，工程完整(Serial communication to achieve the experiment, including sending and receiving)

  3. 所属分类：VHDL/FPGA/Verilog

« 1 2 ... .99 .00 .01 .02 .03 504.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com