资源列表
hdlc_rs
- 一种带有CRC校验、一次可连续发送1－15块16字节数据、带有曼彻斯特码的hdlc收发程序，在Altera中仿真并在实际芯片中试验过的程序-One kind with a CRC check, send a continuous block of 16 bytes of data 1-15, with Manchester' s hdlc receive procedures in the Altera chip simulation and tested in the actual pr
wpi_enc
- WAPI加密源码，包括ofb模式和混合模式-WAPI encryption source code, including ofb mode and mixed mode
videocomposer
- video composer in vhdl
code
- 设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求： 1、 含有3个独立的16位计数器，能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。
Sequence-Detector-State-Machine
- 状态机序列检测器设计，包含程序在内，该程序是检测1101-Sequence detection state machine design, including the program included, the program is to test 1101
YSW
- 基于FPGA的使用VERILOG语言编写的四联十进制加法的程序-Decimal addition quadruple
hdl
- 用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制
DIGITAL-CLOCK(WORKING-PROPERLY)
- it is the clock based on 8051
jiaotongdeng
- 基于EDA技术交通灯控制器verilog程序代码-Traffic signal controller based on EDA technology verilog code
1_060726205345
- 这是一个很实用的，很实用的，关于软件的使用，大家可以来看看。
descore_latest.tar
- VHDL implementation of the classic DES block cipher (interactive architecture)
VHDL2
- Here i have uploaded many other VHDL codes.