CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 114.15 .16 .17 .18 .19 ... 4323 »
  1. caideng

    0下载:
  2. 彩灯闪烁的控制,可以实现彩灯的多种闪烁方式控制-colorful lights’s controllor . It can let the lights work in different ways.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:695byte
    • 提供者:浦辉
  1. key.c

    0下载:
  2. 讲述的是FPGA应用中键盘运行的程序,帮助你有效学习开发应用-FPGA application is about to run the program the keyboard to help you develop applications for effective learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:695byte
    • 提供者:童倩倩
  1. sclock_01

    0下载:
  2. verilog 秒表,利用视觉暂留,时钟频率-verilog stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:695byte
    • 提供者:sonia
  1. clock-divider

    0下载:
  2. VHDL code for clock divider circuit. There are two modules: one output divide by 4 and other outputs divide by 6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:695byte
    • 提供者:zpatel
  1. usb_in

    0下载:
  2. 基于VHDL的USB读写程序 只供参考哦 -VHDL-based USB reader program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:695byte
    • 提供者:王礼俊
  1. div_f

    0下载:
  2. --学习分频原理,在LED上面显示出来。一亮一暗 --利用计数器分频,把50MHZ的频率变的更慢。我们眼睛可以分辨的出来。 --输出是1Hz-- Learning divider principle, above the LED display.- The use of counter divider light up a dark 50MHZ frequency becomes slower. Our eyes can distinguish.- Output is 1Hz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:695byte
    • 提供者:lixiaolong
  1. keshe

    0下载:
  2. 低通滤波器,基于eda使用vhdl语言实现数字滤波的功能-Low-pass filter, based on the the EDA use VHDL language digital filtering function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:695byte
    • 提供者:候金成
  1. bakema

    0下载:
  2. 产生巴克马发生器 通过计数来决定输出 具有复位功能-Bake Ma produced by counting to determine the output of the generator has a reset function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:695byte
    • 提供者:lone
  1. YCbCr2RGB

    1下载:
  2. verilog 实现的YCbCr到RGB得转换-verilog implementation YCbCr to RGB was converted
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:696byte
    • 提供者:qirui
  1. VGA_Ctrl

    0下载:
  2. 基于NIOS II 的DE1开发板的VGA 控制器VGA控制模块主要控制VGA模块的开始和其运行的状态,需要写一个Avalon 从端口响应CPU的控制信号,继而控制整个模块的运行,-Based on the DE1 of the NIOS II development board VGA controller to control the VGA module VGA main control module and its operation began, and the need to wri
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:696byte
    • 提供者:黄涛
  1. traffic

    0下载:
  2. 交通灯的VHDL实现,使用状态机来实现,适合初学者-VHDL implementation of traffic lights, use state machines to implement, suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:696byte
    • 提供者:zy
  1. LEDs

    0下载:
  2. LEDs VHDL源码 经修改,功能正常,可综合.-LEDs VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:696byte
    • 提供者:TBR
« 1 2 ... .09 .10 .11 .12 .13 114.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭