CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 2573.74 .75 .76 .77 .78 ... 4323 »
  1. led_8_run

    1下载:
  2. led_8_run,LED跑马灯,实验程序,实测可用,可以学习
  3. 所属分类:VHDL编程

    • 发布日期:2020-02-29
    • 文件大小:305.63kb
    • 提供者:767540181@qq.com
  1. HexToBin

    0下载:
  2. How to transform a binary 4 digit number into a 8 bit number for a seven segment display, characters 0 to 15 i.e. Hexadecimal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:305.71kb
    • 提供者:Basil
  1. jiafaqi

    0下载:
  2. 本实验中,我们将设计一个能进行加运算的8位(包括符号位)运算电路-In this experiment, we will design a can add operation 8 (including the sign bit) arithmetic circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:305.71kb
    • 提供者:123
  1. adder4

    0下载:
  2. 8421BCD码全加器,这个是最简单的8421加法器,也是最基础的,初学者用来练习-adders for 8241BCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:305.75kb
    • 提供者:Doria
  1. uartverilog

    0下载:
  2. 用verilog语言编写uart程序。模拟串口时序进行收发数据操作。-verilog uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:305.76kb
    • 提供者:一贯故
  1. IDCTTzipm

    0下载:
  2. 改进的DCT算法设计,,veriloghdl实现 -Improve the DCT algorithm design,, veriloghdl to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:305.77kb
    • 提供者:奉献
  1. work1

    0下载:
  2. 实现序列检测器的功能,检验序列代码是否正确,给出说明。-Detector to achieve the function of sequence to test serial code is correct, given instructions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:305.78kb
    • 提供者:吴低
  1. Altera Modesim破解版的LICENCE

    0下载:
  2. Altera Modesim破解版的LICENCE. 下载解压后: 1.直接运行mentorkg.exe(生成的license.txt拷贝到D:\altera\80\modelsim_ae\下或者mentorkg.exe拷贝到此目录下运行). 2.设置环境变量lm_license_file="D:\altera\80\modelsim_ae\license.txt" 3.搞定,Altera Modesim cracked version of the LICENCE.
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-24
    • 文件大小:305.81kb
    • 提供者:xingyu
  1. FPGAPS2keyboard

    0下载:
  2. FPGA嵌入式开发的源代码,本实例是实现psp键盘的串口通信-the source file based on FPGA it implement the function of comunation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:305.85kb
    • 提供者:ganzhhua
  1. fir5

    0下载:
  2. 5阶fir滤波器,有详细的程序和附有文档,5阶fir滤波器,有详细的程序和附有文档
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:305.86kb
    • 提供者:王迪
  1. adder

    0下载:
  2. 加法器 可做4BIT的運算 用直接語言撰寫-Adder computing can 4BIT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:305.89kb
    • 提供者:劉家亦
  1. uartverilog

    0下载:
  2. FPGA与上位机通过串口调试助手进行串口通信,回发传过来的数据-FPGA and host computer through the serial port debugging assistant serial communication, and pass over the data postback
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:305.89kb
    • 提供者:yy
« 1 2 ... .68 .69 .70 .71 .72 2573.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com