CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 2761.62 .63 .64 .65 .66 ... 4323 »
  1. fpga

    0下载:
  2. 基于FPGA和ADV7123的VGA显示接口的设计和应用-FPGA and the ADV7123 based on the VGA display interface design and application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:392.14kb
    • 提供者:zhuhuafeng
  1. rt

    0下载:
  2. 用Verilog编写的串口收发程序,通过参数调整,就可以设定/更改波特率,收发数据长度,已调试。-Serial transceivers with Verilog program, prepared by adjusting parameters, you can set/change the baud rate, send and receive data length, is debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:392.15kb
    • 提供者:大海
  1. PXI

    0下载:
  2. 基于FPGA的PXI高速数据采集系统设计-High-Speed ​ ​ FPGA-Based PXI Data Acquisition System
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:392.15kb
    • 提供者:fangyuanyong
  1. traffic

    0下载:
  2. 运用VHDL语言设计交通灯,此交通灯为双向的交通灯,符合实际应用。并且包括左转右转等。-Design using VHDL, traffic lights, this two-way traffic lights traffic lights, in line with practical application. And includes Zuozhuanyouzhuan and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:392.21kb
    • 提供者:gaoyan
  1. fsm

    0下载:
  2. Sequence detector "1100101101" using FSM(Finite State Machine) in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:392.4kb
    • 提供者:Aaqib
  1. FPGA--clk

    0下载:
  2. FPGA中时序控制,时钟常见问题的解决,非常有用-Timing control, the FPGA clock problem resolution
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:392.48kb
    • 提供者:
  1. Publictelephone

    0下载:
  2. 用verilog设计的一个公用电话计费系统的设计文档-With verilog design of a public telephone billing system design documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:392.62kb
    • 提供者:LC
  1. bingzhuanchuan

    0下载:
  2. 并行转串行的另外一种算法,压缩包内拥有算法的说明,很有效的一种算法-An algorithm of parallel-to-serial another algorithm, compression algorithm package has, very effective
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:392.62kb
    • 提供者:王萌
  1. 1

    0下载:
  2. 手把手教你学CPLD/FPGA设计(一)Taught you learn CPLD / FPGA design (a)-Taught you learn CPLD/FPGA design (a)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:392.63kb
    • 提供者:man
  1. RS232

    0下载:
  2. EP2C8Q208_Quartus_V8.0 基于FPGA实现RS232 VHDL代码-EP2C8Q208_Quartus_V8.0 FPGA-based implementation RS232 VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:392.71kb
    • 提供者:zkzkzk
  1. jiaotongdeng

    0下载:
  2. 本程序采用verilog语言实现交通灯的模拟,很有实用价值!有具体的程序!-This procedure uses verilog language simulation of traffic lights, very practical! Has a specific program!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:392.85kb
    • 提供者:欢欢
  1. dianzhenxianshi

    0下载:
  2. 8*8点阵显示,变色,跳转等功能。可四幅画跳转-8* 8 dot matrix display, color, jump, and other functions. Can be four paintings jump
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:392.85kb
    • 提供者:liquid
« 1 2 ... .56 .57 .58 .59 .60 2761.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com