CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 2768.69 .70 .71 .72 .73 ... 4323 »
  1. jiaotongdeng

    0下载:
  2. Verilog编写的交通灯程序,Altera公司的DE2开发学习板。-Verilog prepared by the traffic lights program, Altera' s the DE2 development of learning board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:395.69kb
    • 提供者:ganding
  1. High-Voltage-Generator

    0下载:
  2. 基于UC3845的高压发生电路,将12V转化为400V的高压模块。-This source can used to design a high-voltage supply by used the chip of UC3845.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:395.71kb
    • 提供者:陈盼辉
  1. vhdlsvm

    0下载:
  2. 这是用vhdl 编写的UART控制程序,已经通过测试-UART的完整源代码.-It is written in vhdl UART control program has been tested-UART complete source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:395.72kb
    • 提供者:
  1. 1602LCD_Verilog

    0下载:
  2. 1602 显示的Verilog程序源码 很容易理解-Verilog 1602 display program source code is easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:395.77kb
    • 提供者:changrenhe
  1. modelsim

    0下载:
  2. Modelsim仿真软件的使用比较复杂,本教程中详细说明了该软件的安装注意事项、前仿真后仿真的相关用法以及相关问题的解决方法-Modelsim simulation software is more complex to use, this tutorial explains in detail the installation of the software note, the former related to use of simulation and post-simulation so
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:395.77kb
    • 提供者:王玉强
  1. U200810602_ChenYH

    0下载:
  2. fpga 的简单程序 能够检测姓名字母产生不同的信号-fpga simple procedure to detect the signal names of the letters have different
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:395.86kb
    • 提供者:陈元浩
  1. DPSK

    0下载:
  2. DPSK调制信号的生成,通过MATLAB生成测试数据,用quartusII软件编译并仿真-DPSK signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:395.9kb
    • 提供者:舒占军
  1. cheweideng

    0下载:
  2. 用Verilog语言编写的车尾灯,用状态机来实现,3个LED显示左转,3个LED显示右转,6个灯显示刹车-Using Verilog language taillights, the state machine to achieve, three LED display left, three right LED display, six brake light display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:395.95kb
    • 提供者:sky
  1. 不用IP核设计乘法器

    0下载:
  2. VerilogHDL语言实现 不用IP核设计乘法器。(VerilogHDL language, do not use IP core design multiplier.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:396kb
    • 提供者:朱朱8
  1. light222

    0下载:
  2. 采用VHDL语言,实现十字路*通灯的变化,并具有紧急情况-Using VHDL language, change traffic lights to achieve a crossroads, and has an emergency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:396.01kb
    • 提供者:duanhanshuo
  1. ThBird

    0下载:
  2. 雷鸟车尾灯设计,采用VERILOG语言开发,大家可以逐渐熟悉状态机实验。-Thunderbird car taillight design, using VERILOG language, everyone can become familiar with the state machine experiment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:396.06kb
    • 提供者:仲崇鑫
  1. BIST

    0下载:
  2. A simple BIST in VHDL. It contains a LFSR with an SISR.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:396.17kb
    • 提供者:bommeren
« 1 2 ... .63 .64 .65 .66 .67 2768.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com