CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .12 .13 .14 .15 .16 3017.18 .19 .20 .21 .22 ... 4323 »
  1. IrDA

    0下载:
  2. or1200 IrDA core code -or1200 IrDA core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:565.71kb
    • 提供者:sun
  1. DDS

    0下载:
  2. 四通道DDS信号发生器,Four channel DDS signal generator-Four channel DDS signal generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:566kb
    • 提供者:王勇
  1. FPGA_waveformgenerator

    0下载:
  2. 基于EasyFPGA030的波形发生器设计。-Based EasyFPGA030 waveform generator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:566.02kb
    • 提供者:pudn_qq5
  1. ps2_lcd_1602

    0下载:
  2. 与PS2的通信,PS2按键值发给LCD显示,VHDL语言。-communication with the PS2, PS2 keys to the value of LCD Display, VHDL.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:566.06kb
    • 提供者:jerry
  1. lonely

    0下载:
  2. 百分之一碼表 基於vhdl的簡單馬錶功能 適用於新手入門-1 code table
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:566.13kb
    • 提供者:吳員外
  1. trafficlightvhdlcode

    0下载:
  2. 可控制2个路口的红、黄、绿三盏灯.让其按特定的规律进行变化。利用Quartus Ⅱ对设计结果进行仿真-Can control two crossroads red, yellow and green lights. Let it according to the specific rule changes. Use of Quartus Ⅱ simulation design results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:566.13kb
    • 提供者:Nana Wang
  1. 11034635826747

    0下载:
  2. 制作示波器的资料,是是基于FPJA的,在其他地方找的资料-Production of the oscilloscope, is based on the FPJA, in other places to find information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:566.13kb
    • 提供者:zhangjian
  1. programnoerrorc

    0下载:
  2. 编写无C程序的秘诀,很好 介绍很详细,值得学习-Procedures for the preparation of non-C tips, very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:566.19kb
    • 提供者:张阳
  1. VGA

    0下载:
  2. 是配套与FUSION开发板上的VGA实验所用的完整工程,可以作为联系,让初学者快速掌握-Is supporting the development board VGA with FUSION used in the experiments of the complete works, can serve as a contact, so that beginners grasp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:566.21kb
    • 提供者:胡杨
  1. state-machine

    0下载:
  2. 状态机,独热码实验,简单的Verilog语言设计For NJU,简单易行-State machine, one-hot code experiment, a simple Verilog language design For NJU, simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:566.3kb
    • 提供者:戴连鹏
  1. HD_6409_file

    0下载:
  2. HD6409 编解码的fpga实现。 本例采用alter的芯片 ,成功实现HD6409的功能。 -HD6409 codec to achieve the fpga. In this case ,i use the the chip of alter , the verilog functions can implementate the function of HD6409.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:566.38kb
    • 提供者:fu
  1. s3esk_video_line_stores

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:566.4kb
    • 提供者:dan
« 1 2 ... .12 .13 .14 .15 .16 3017.18 .19 .20 .21 .22 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭