CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 3237.38 .39 .40 .41 .42 ... 4323 »
  1. EEPROM

    0下载:
  2. EEPROM读写实验,通过I2C进行读写 熟悉并掌握(存储芯片AT2402)的操作,有保存和读取操作 -EEPROM read and write experiments, read and write familiar with and through the I2C master (memory chips AT2402) operation, a save and read operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:820.44kb
    • 提供者:李亚猛
  1. test_led

    0下载:
  2. Verilog语言的24小时计数器,数码管显示,按键调时,在CPLD上调试正常。-Verilog language 24-hour counter, digital display, when the key tone on CPLD normal debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:820.54kb
    • 提供者:lgs2007m
  1. PLLVCO_VGA

    0下载:
  2. interface with vga, draw a rectangular on the screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:820.72kb
    • 提供者:Thanh
  1. ex13_maxiiclk

    0下载:
  2. 一些有用的模块,方便FPGA初学者,大家好好看看 -Some useful modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:820.79kb
    • 提供者:胡林文
  1. I2C

    0下载:
  2. VHDL语言编写的I2C通信接口,可与单片机等MCU相连,只占用很少的引脚线完成数据的传输-Written in VHDL I2C communication interface, such as MCU and MCU can be connected, only takes a few lines to complete the data transmission pin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:820.94kb
    • 提供者:ldong1989
  1. JEDEC

    0下载:
  2. DDR SDRAM的JEDEC标准,对DDR SDRAM的编程学习者有帮助。-The JEDEC standards for DDR SDRAM, DDR SDRAM programming for learners help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:820.97kb
    • 提供者:李娟
  1. digital-oscillograph

    1下载:
  2. verilog语言的数字示波器,包括采样,测频,测幅,显示等!-verilog language, digital oscilloscope, sampling, frequency measurement, the measured rate, display!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:820.99kb
    • 提供者:bixiangru
  1. arbitrator

    0下载:
  2. arbitrator for network on chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:821.11kb
    • 提供者:shyam s
  1. uartfifo

    0下载:
  2. 基于FPGA的串口发送源代码,通过FIFO能够发送一段字符串。-FPGA-based serial port source code, a string can be sent through the FIFO.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:821.25kb
    • 提供者:luoqv
  1. DDRDDRIITest

    0下载:
  2. DDR&DDRII测试技术分析,来自安捷伦,有助于提高测试水平。-DDR & DDRII testing technical analysis, from Agilent to help increase test levels.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:821.57kb
    • 提供者:木木
  1. Proyecto2(Gato)

    0下载:
  2. Verilog, Gato Game, CAT game!, VGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:821.66kb
    • 提供者:ivan
  1. Altera-Test

    0下载:
  2. 各种VHDL的开发资料,非常适用,实在是难得的资料,对于初学者非常有帮助-VHDL development of a variety of information, very useful, it is hard to come by the information very helpful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:821.84kb
    • 提供者:liwen
« 1 2 ... .32 .33 .34 .35 .36 3237.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭