CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 3237.38 .39 .40 .41 .42 ... 4323 »
  1. mimasuo

    0下载:
  2. 模拟密码锁功能,可以实现登录,修改密码,三次错误输入死锁的功能。-Analog lock function can be achieved login, change password, enter the deadlock three times the error function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:197.58kb
    • 提供者:张颖
  1. br_NiosII_SC

    0下载:
  2. niosII使用介绍,对研究NIOS的人员很有帮助-niosII the use of introduction, the study of NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:mstar
  1. NIOSII

    0下载:
  2. niosII常用函数介绍,对研究NIOS的人员很有帮助-niosII commonly used functions introduced the study of NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.58kb
    • 提供者:mstar
  1. 55593396NIosII

    0下载:
  2. altera nios相关数据手册,对研究NIOS的人员很有帮助-altera nios data manual for the study of NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:585.25kb
    • 提供者:mstar
  1. 9927416JpegDecoder

    0下载:
  2. altera nios处理器快速入门,对研究NIOS的人员很有帮助-altera nios processor, quick start, the staff very helpful for research NIOS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:356.87kb
    • 提供者:mstar
  1. 71477225Nios

    0下载:
  2. altera nios对研究NIOS的人员很有帮助-altera nios research NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.42mb
    • 提供者:mstar
  1. 95302909niosII_minu_system

    0下载:
  2. nios的好东西,绝对有用,珍藏对研究NIOS的人员很有帮助-nios a good thing, absolutely useful collection of research NIOS staff very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:903.71kb
    • 提供者:mstar
  1. synth_fft.tar

    0下载:
  2. this syntesizable fft 16 point code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:20.22kb
    • 提供者:murali
  1. AdderE

    0下载:
  2. synplify中tcl语言应用,使用AdderE八位全加器为例,介绍一个设计针对不同器件综合-synplify in the tcl language application, use AdderE eight full-adder as an example, an integrated design for different devices
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.23kb
    • 提供者:Henry
  1. div_8

    0下载:
  2. 八位除法器 VHDL实现 八位除法器 VHDL实现-8-Bit divider 8-Bit divider 8-Bit divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.37kb
    • 提供者:郑书鑫
  1. calculator

    0下载:
  2. 课设一个,又臭又长,是一个用verilog编写的计算器,对应革新科技的某个sopc开发平台,键盘会扫描,七段二极管会译码且是并行输出,上传的是整个工程,在该开发平台上基本正常,主程序段编写的较为幼稚,希望大家多多扔玉。注:主程序段预计做八位计算器,后来因为实验平台只有六个数码管无奈之下后两位没接,主程序中的ac有问题,在开发平台上没效果,压缩包里的图是主程序在quartus下的仿真图,开发环境是quartus,不知应选哪项。最后:初次上传欢迎指正 -Set up a class, but als
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.31mb
    • 提供者:raven
  1. VHDL_training

    0下载:
  2. VHDL语言入门教程 已简单实用的示例来介绍VHDL语言的语法和基本要点,通俗易懂,非常时候初学者。-Getting Started Tutorial VHDL language has been simple and practical example to introduce the VHDL language, syntax and the basic elements of user-friendly, very often beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.5mb
    • 提供者:郑佛少
« 1 2 ... .32 .33 .34 .35 .36 3237.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭