CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 3241.42 .43 .44 .45 .46 ... 4323 »
  1. mult

    0下载:
  2. 用硬件语言VHDL进行编写乘法器,经过仿真,结果正确-VHDL language used to write hardware multiplier, through the simulation result is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:181.07kb
    • 提供者:王岩嵩
  1. fsk

    0下载:
  2. 用VHDL硬件语言编写FSK调制解调系统,经仿真通过-VHDL hardware language using FSK modulation and demodulation system, the simulation through the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:72.48kb
    • 提供者:王岩嵩
  1. cpsk

    1下载:
  2. 用VHDL硬件语言对BPSK调制解调系统进行编写,仿真通过,源代码-VHDL hardware language using BPSK modulation and demodulation system, the preparation, simulation adopted, the source code
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-14
    • 文件大小:67.04kb
    • 提供者:王岩嵩
  1. !DDS_vhdl

    0下载:
  2. 采用DDS(直接数字频率合成)方法,用VHDL编写,源程序-Using DDS (direct digital frequency synthesis) method, using VHDL written source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:106.16kb
    • 提供者:王岩嵩
  1. jueduima

    0下载:
  2. psk 调制 解调 中绝对码到相对码转换的vhdl程序-psk modem absolutely yards to the relative code-switching in vhdl program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.69kb
    • 提供者:zhangpeng
  1. ourdev_247126

    0下载:
  2. his design converts DVD video into a format suitable for display on a CRT/LCD monitor. A DVD video source, such as a DVD player, should be connected to the VIDEO IN port on the DE2-70 board. A CRT/LCD monitor should be connected to the VGA port. The
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:158.16kb
    • 提供者:路啄米
  1. uart

    0下载:
  2. uart接口读写控制器,已经在fpga上测试通过-uart interface to read and write controller, has been tested by fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.65kb
    • 提供者:zhuq
  1. cpsk_dpsk

    0下载:
  2. 数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码-Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.45kb
    • 提供者:lihao
  1. ask_fsk

    0下载:
  2. 数字通信系统振幅键控ASK信号和频移键控FSK的调制与解调的VHDL代码-ASK amplitude shift keying digital communication system signal and the frequency shift keying modulation and demodulation of the VHDL code for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.65kb
    • 提供者:lihao
  1. 4fsk

    0下载:
  2. 数字通信系统4进制频移键控4ASK信号的调制的VHDL代码-Digital Communication Systems 4 MFSK 4ASK signal modulation VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:704byte
    • 提供者:lihao
  1. 4ask

    0下载:
  2. 数字通信系统4进制振幅键控4ASK信号的调制的VHDL代码-Digital Communication Systems 4 binary amplitude shift keying modulation 4ASK signal VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:543byte
    • 提供者:lihao
  1. munecas

    0下载:
  2. cunter of muñ ecas this cunter is 10,20,30,40,50,60,70,80,90
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:859.77kb
    • 提供者:moikanosb
« 1 2 ... .36 .37 .38 .39 .40 3241.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭