CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 4096.97 .98 .99 .00 .01 ... 4322 »
  1. Greedy_snake

    0下载:
  2. 用FPGA实现贪吃蛇小游戏,四个按键控制方向,VGA显示器显示游戏界面(Use FPGA to realize the snake game)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-11-18
    • 文件大小:7324672
    • 提供者:拉篮及
  1. AD_FPGA_DSP

    0下载:
  2. 使用FPGA(alteral 类型的飓风四代)控制ADS8364进行数据的采集。但是运行后,运行结果显示会有数据乱窜现象,希望不是程序的问题。(provide a program (writing with Verilog HDL language) to control ADS8364 with FPGA.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:7325696
    • 提供者:冰棍儿
  1. 31_Greedy_snake

    0下载:
  2. 贪吃蛇小游戏 verilogHDL语言描述 基于xilinxsparten6板子 -Snake game verilogHDL descr iption language based xilinxsparten6 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7327571
    • 提供者:dongshi
  1. Greedy_snake

    0下载:
  2. 利用SPARTAN6系列的FPGA,实现开发一款基本贪吃蛇游戏,可在显示屏上游戏,采用verilog代码(Using SPARTAN6 series of FPGA, to achieve the development of a basic snake game can be on the screen game, using verilog code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:7329792
    • 提供者:cy白菜
  1. Greedy_snake

    0下载:
  2. 贪吃蛇,用SPARTAN6系列FPGA实现的贪吃蛇例程,用ISE14.7打开即可,Verilog语言(greedy_snake.rar The realization of the snake in the Verilog language Using ISE14.7)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:7333888
    • 提供者:余杭美吧
  1. The-Verilog-Hardware

    0下载:
  2. Verilog HDL硬件描述语言第五版的电子版,供初学者使用-The Verilog Hardware Descr iption Language, 5th Ed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7334210
    • 提供者:虎斑兜兰
  1. divider7_50

    0下载:
  2. 一个关于占空比为50 的七分频器,是各个公司面试经常考试的题目-A 50 duty on seven dividers, each company for an interview is often the subject of examination
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7336710
    • 提供者:邓智浩
  1. 程序案例LabVIEW上实现虚拟示波器

    2下载:
  2. 程序案例LabVIEW上实现虚拟示波器位全加器. .............................\3位二进制译码器.vi .............................\4选1数据选择器.vi .............................\RS触发器.vi .............................\RS触发器仿真过程.vi .............................\时钟.vi .................
  3. 所属分类:VHDL编程

  1. FPGA

    0下载:
  2. 在该文档中详细介绍了如何用FPGA语言对电梯进行群控管理。-In the document describes in detail how to use FPGA language elevator group control management.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7342168
    • 提供者:wangbaohua
  1. The-Verilog-Hardware-Description-Language-5E-(Tho

    0下载:
  2. The Verilog Hardware Descr iption Language 5E (Thomas & Moorby)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7345363
    • 提供者:Jo
  1. fujie_78

    0下载:
  2. 利用Quartus ii实现的两路数据按位复分接,使用Verilog语言编程。两路数据码率都同为78Kb/s,复接后的合路速率为156Kb/s,加帧头后的速率变为160Kb/s.分接端为上述流程的逆过程。-Implemented using Quartus ii two-bit multiplexed data by tapping, using Verilog language programming. Two-way data rate are the same as 78Kb/s, aft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7346204
    • 提供者:biyuming
  1. pxa_27x_dev_man

    0下载:
  2. SOC ARM AMBA AHB-Lite 多层总线设计 PX310-P310 platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7360707
    • 提供者:Lifang
« 1 2 ... .91 .92 .93 .94 .95 4096.97 .98 .99 .00 .01 ... 4322 »
搜珍网 www.dssz.com