CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .92 .93 .94 .95 .96 4097.98 .99 .00 .01 .02 ... 4322 »
  1. PLD

    0下载:
  2. 介绍了PLD语言和简单的设计。希望对大家有帮助。-PLD language and simple design. We want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7361602
    • 提供者:linhuiying
  1. VHDL380

    0下载:
  2. VHDL语言380例详解,让你更好的学会了解应用VHDL语言的语法特点及编写技巧-Detailed VHDL language 380 cases, so you better learn to understand the application of the syntax of the VHDL language features and writing skills
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7362546
    • 提供者:高柯
  1. VHDL380examples

    0下载:
  2. 对初学vhdl的人有很多帮助,很有用的程序,很实用-Vhdl for beginners who have a lot of help, very useful program, it is useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7363051
    • 提供者:林雅斋
  1. FPGA等精度频率计

    0下载:
  2. 先预置一个闸门信号,将该闸门信号作为D触发器的输入端,将被测信号作为D触发器的时钟,当闸门信号有效的时候(即从0到1的时候),在被测信号的上升沿来临的时候,闸门信号被送到D触发器的Q端口。D触发器的Q端口分别连接两个计数器,一个计数器对基准时钟计数(板子上的50M时钟或者用锁相环倍频后的高速时钟),另一个计数器对被测信号计数。当闸门信号有效被送到Q端口的时候,使能这两个计数器进行计数,当基准时钟计数到1s的时候,闸门信号拉低,无效(产生时间宽度为1s的闸门),计算这1s的时间内,被测信号计数了多
  3. 所属分类:VHDL编程

  1. FinalFPMultiplier

    0下载:
  2. Simple 32 bit Floating point Multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7372640
    • 提供者:Rahul
  1. DDR2_40

    0下载:
  2. 红色飓风四代开发版读取内存DDR2的开发例程,对于fpga开发者应该会有一定帮助的,我分享上来 -The red hurricane development version of four generations read the development of memory DDR2 routine fpga developers should have some help, I share up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:7372957
    • 提供者:蓝风
  1. lab5

    0下载:
  2. 串口控制器,基于vivado软件下开发,包含代码及管脚分配文件(Serial port controller)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:7373824
    • 提供者:DukeLancelot
  1. VerilogHDL

    0下载:
  2. 入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版,绝对的好书!!! -classical book Verilog HDL Synthesis A Practical Primer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7377662
    • 提供者:sunwen
  1. I2C

    0下载:
  2. I2C总线控制器的VHDL代码、ISE工程文件、ModelSim仿真环境等-I2C bus controller VHDL code, ISE project file, ModelSim simulation environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7378544
    • 提供者:孙浩
  1. 14_ethernet_test

    1下载:
  2. 这是利用FPGA实现对以太网传输的控制。FPGA为Spartan 6 LX16,以太网芯片为RTL8211。千兆传输速率。语言为Verilog,但没找到这一选项,故选择了最接近的VHDL-This is achieved using the FPGA Ethernet transmission control. FPGA for the Spartan 6 LX16, Ethernet chip RTL8211. Gigabit transmission rate.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7381260
    • 提供者:accountm
  1. Quartus_II

    0下载:
  2. 中文版的quartus官方教程 很方便学习
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7384029
    • 提供者:deniswan
  1. N_CSMA

    0下载:
  2. 一种CSMA原理的描述性仿真编程,实现了站点间的类CSMA通信-One kind of CSMA descr iption of the principle of simulation programming class that implements the CSMA communication between stations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7384302
    • 提供者:刘正纲
« 1 2 ... .92 .93 .94 .95 .96 4097.98 .99 .00 .01 .02 ... 4322 »
搜珍网 www.dssz.com