CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 4105.06 .07 .08 .09 .10 ... 4322 »
  1. 40139249-Circuits-and-Systems-for-Wireless-Commun

    0下载:
  2. circuit and system ebook
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7628423
    • 提供者:jason
  1. ise-guide-

    0下载:
  2. 详细介绍ISE的使用指南,对初学者很有用-ISE detailed user guide, useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7633378
    • 提供者:
  1. ISE_instruction

    0下载:
  2. ISE 9.1的使用指南,有详细的使用方法和截图描述-ISE instruction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7633435
    • 提供者:olopgh
  1. New-Folder

    0下载:
  2. the VHDL documents-the VHDL documents!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7634197
    • 提供者:Neo
  1. AD_24bit_Group_25_CYC4

    0下载:
  2. 高精度24位ADC时钟配置和数据读取程序,基于Altera cyclone IV EP4CE22F17C6N-High-precision 24-bit ADC clock configuration and data reading program, based on Altera cyclone IV EP4CE22F17C6N
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7640274
    • 提供者:庆哥哥
  1. bandpass

    0下载:
  2. 这是一个17阶的数字带通滤波器,用于实现FPGA输出波形的滤除-This is a 17 order digital band-pass filter, filter are used to implement the FPGA output waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7645914
    • 提供者:何森
  1. ZLG1

    0下载:
  2. 本代码为sopcbuilder建立的cpu,由nios ide编写的流水灯试验。经调试,运行正常。 可作为入门学习的参考。-The code for sopcbuilder established cpu, running water, prepared by the nios ide lamp test. After commissioning, operating normally. Introduction to learning can be used as a reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7646171
    • 提供者:yongmingwang
  1. lab16

    0下载:
  2. verilog HDL,秒表设计,数字系统设计实验-verilog HDL,design a watch, digital system design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7648768
    • 提供者:谢馨阳
  1. MyTimer

    0下载:
  2. 电子表功能描述 电子表共有5种功能:功能1为数字钟;功能2为数字跑表;功能3为调时;功能4为闹钟设置;功能5为日期设置。除调时功能以外,电子表处于其他功能状态下时并不影响数字钟的运行。使用数字钟功能时,还可以通过按键快速查看当前的闹钟设置时多功能间和当前日期。该电子表利用EDA实验平台的扬声器整点报时和定时报时,设置3个按键分别作为功能键和调整键。 -Functional descr iption of electronic clock: Electronic clock has a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7648845
    • 提供者:lzf
  1. WUSB_XILINX_FPGA

    0下载:
  2. WUSB Xilinx FPGA verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7654726
    • 提供者:jc
  1. DE0_Nano_User_Manual_v1.5

    0下载:
  2. The DE0-Nano board introduces a compact-sized FPGA development platform suited for to a wide range of portable design projects, such as robots and mobile projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7655975
    • 提供者:吴胜利
  1. Computer-Organization-experiment

    1下载:
  2. 上海交大计算机组成实验源代码 in verilog-computer organization experimentation source code
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-26
    • 文件大小:7657201
    • 提供者:王钰
« 1 2 ... .00 .01 .02 .03 .04 4105.06 .07 .08 .09 .10 ... 4322 »
搜珍网 www.dssz.com