资源列表
fft
- 基于IP核的FFT，可以实现FFT，同时可以实现IFFT-IP core based FFT, can achieve FFT, IFFT can be achieved simultaneously
LMS_filter_Altera
- 2017电子竞赛e题软件部分,fpga实现(lms adaptive filter undergraduate electronic design contest)
kj
- FPGA环境下学习用verilog hdc编程，可快速入门 的ppt-FPGA environment for learning programming with verilog hdc, fast entry of ppt
BreathingLight
- 这是在Quartus平台上用verilog语言编写的程序，其功能是实现一个呼吸灯-This is the platform used in the Quartus verilog language program, its function is to achieve a breathing light
VerilogHDL-V3.0
- 这是一本讲述verilogHDL的书籍，通俗易学，名字是《VerilogHDL那些事儿》-This is a book about verilogHDL, popular easy to learn, the name is " VerilogHDL that thing"
LUdecompose
- 基于verilog的LU分解,本文件包括详细的程序代码，运行文件，以及详细的文档-LU decompose based on verilog
pinlvji
- 用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位寄存器。 -With four decimal counter input clock signal to the user to count, count one
LDPC-Verilog
- LDPC的verilog程序，含有编解码的过程-LDPC verilog
AN_KIT_RS232
- 采用C语言在Microblaze下开发的FPGA程序，适用于Xilinx Spartan3AN 开发板-Using C language in Microblaze FPGA development program for Xilinx Spartan3AN development board
MAX197-5STATE
- 使用Verilog在Quartus II下编写的MAX197 AD采集程序，系统时钟50MHz。经测试完全可使用。-Use Verilog in Quartus II prepared MAX197 AD collection procedures, the system clock 50MHz. Tested fully use.
Xilinx-FPGA
- Xilinx 公司计划出版系列培训用书,开源项目的开发模式-Xilinx Inc. plans to publish a series of training, the development model of open source projects
zhouligong-LPC17XX-example
- 周立功LPC17XX系列配套例程。包括AD,DAC,EINT.GPDMA.GPIO,I2C.IAP,PWM,QEI,RTC,SPI,SSP,TIMER,UART,储存器加速，掉电唤醒，数字输入，CAN,ETHERNET,USB,I2S例程。是学习 的很好例程，例程很全，很值。-Zhou, who LPC17XX series matching routines. Including AD, DAC, EINT.GPDMA.GPIO, I2C.IAP, PWM, QEI, RTC, SPI, SS