CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 4310.11 .12 .13 .14 .15 ... 4323 »
  1. CommunicationICdesign

    0下载:
  2. 通信IC设计的附件里面是通信IC设计这本书各章节的源代码非常详细有利于fpga通信开发-Communication IC design of the annex which is the communication IC design The chapters of the book are very detailed in the source code is conducive to fpga communication development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:36.87mb
    • 提供者:许睿
  1. SOPC-book

    0下载:
  2. 一本关于设计SOPC的书,讲的很详细,看后很有收获。-SOPC a book on the design, speaking in great detail, looking after the great harvest.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:36.94mb
    • 提供者:zhengduo
  1. project_fir_test

    0下载:
  2. 基于verilog的FIR滤波器设计,使用BASYS3作为开发工具-Verilog based FIR filter design, the use of BASYS3 as a development tool
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:37.35mb
    • 提供者:kan
  1. mt9d112_ddr2

    0下载:
  2. 镁光MT9基于FPGA图像采集模块,该模块可同时采集两路视频信号。其包括完整的时序和接口、ddr2内存数据写入和存储、qsys系统的搭建、FPGA与NIOS II联合设计-Micron MT9 based on FPGA image acquisition module, the module can simultaneously capture two video signals. Including the complete timing and interface, ddr2 memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:37.39mb
    • 提供者:
  1. pc8_1

    0下载:
  2. MAX+PLUS II BASELINE Version 8.1 Software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:37.45mb
    • 提供者:hcet
  1. DDS

    0下载:
  2. 用verilog语言,在fpga上实现dds信号发生器,并在vga上显示出来(Verilog realizes DDS Signal Generator)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:37.48mb
    • 提供者:灵风轩允
  1. VHDL

    0下载:
  2. 这是一个关于VHDL的初步完整教程,对初学者很有帮助。-This is the initial complete tutorial on VHDL, useful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:37.73mb
    • 提供者:张一
  1. information_box_code1.10

    0下载:
  2. jibengongnengverilog(jibengongneng verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:37.8mb
    • 提供者:fishking
  1. DA_fir_parrel

    0下载:
  2. 用FPGA实现并行分布式算法的VHDL程序,采用优化结构实现,功能正确-FPGA implementation using VHDL program parallel and distributed algorithms, realized by optimizing the structure and function correctly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:38.08mb
    • 提供者:许磊
  1. led4

    0下载:
  2. 数码管动态显示,显示的字符大概14位,动态扫描时间1ms,还是挺好用的(Digital tube dynamic display)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:38.1mb
    • 提供者:小白兄弟
  1. IntegratedElectronics_MillmanHalkias

    0下载:
  2. THIS BOOK IS SPECIAL FOR ONE WHO WANTS TO SEE THE DETAILS OF ELECTRONIC COMPONENTS LIKE RESITORS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:38.37mb
    • 提供者:LEO
  1. ifir_64

    0下载:
  2. verilog hdl, quartus.64阶的简单回声抵消器,采用的是基本的LMS算法,简单改进,可用于初期了解。功能背景是对通信领域中,比如打电话时自己的声音到达对方经对方环境多径反射又传回自己这边,即回声。为将回声消除采用回声抵消装置。-64 steps a simple echo canceller is used in the basic LMS algorithm, a simple improvement, can be used for the initial understa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:38.38mb
    • 提供者:yy
« 1 2 ... .05 .06 .07 .08 .09 4310.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭