CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .27 .28 .29 .30 .31 632.33 .34 .35 .36 .37 ... 4323 »
  1. dattransf.rar

    0下载:
  2. 基于VHDL的10位定点数转浮点数模块源代码,可综合,VHDL-based set of 10 points to float the source code modules can be integrated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:
  1. 1

    0下载:
  2. 基于FPGA的花样流水灯,实现多种8个LED多种方式流动的 verilog程序。-FPGA-based pattern water lights, LED achieve a variety of eight various ways flow verilog program.
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:陆彧
  1. decim

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:Verilog
  1. Async-fifo

    0下载:
  2. Asynchronous Fifo tested and aproved.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:Ruan
  1. simple_processor

    0下载:
  2. this verilog code-this is verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.85kb
    • 提供者:Sumit Jain
  1. LCD

    0下载:
  2. verilog实现的在1602LCD上实现的时钟计数器,可以显示一个电话号码和动态时钟,在EP2C8上测试过-verilog achieve 1602LCD on the clock counter, you can display a phone number, and dynamic clock, tested on the EP2C8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.85kb
    • 提供者:宋伟杰
  1. CPU

    0下载:
  2. Cpu with 8 bits in VHDL verilog Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.86kb
    • 提供者:guilherme
  1. cpldcontrol

    0下载:
  2. 一段cpld的控制程序,可以进行传并转换,读写接口,每秒64k-a cpld control procedures can be done - and switching to read and write interface per second 64k
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.86kb
    • 提供者:徐泯
  1. 5DIV

    0下载:
  2. 用Verilog实现5分频电路,比较实用-Program for 5-DIV circuit in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.86kb
    • 提供者:张铭洋
  1. vhdl

    0下载:
  2. 用VHDL语言实现的多路选择器,分别有if、case等不同的方法-VHDL language with the multiplexer, respectively, if, case and other different ways
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.86kb
    • 提供者:周波
  1. CIC32

    0下载:
  2. cic滤波器,没有用ip核,用vhdl语言写的32倍抽取,4阶,经过验证-cic filter, did not use ip core, the language used to write 32 times vhdl extract, 4 bands, proven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.86kb
    • 提供者:孙文
  1. accumulator

    0下载:
  2. truong trinh se dien dai thuat toan cong don
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.86kb
    • 提供者:hung
« 1 2 ... .27 .28 .29 .30 .31 632.33 .34 .35 .36 .37 ... 4323 »
搜珍网 www.dssz.com