资源列表
rtl_DRAM
- 本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.-program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.
lfsr
- linear feedback shift register verilog code
LCD_clock
- FPGA秒表，LCD1602显示,就是简单的有个暂停键，按一下开始再按一下暂停-FPGA stopwatch, LCD display
用VHDL编写的计算器
- 用VHDL编写的计算器：能实现简单的加减乘除四则运算 ,Prepared using VHDL Calculator: able to achieve simple addition and subtraction, multiplication and division 4 computing
CPLD_Implementation_of_a_Lucky_Dip_Machine
- 摸奖桶程序设计 也就是乐透彩票模拟程序 程序为verilogHDL描述 详细请看英文描述-Digital Electronic Design Automation Workshop on Rapid Prototyping using a CPLD Lucky Dip Machine using the Digilent X-Board
SMI_Interface
- Serial Management Interface implements the logic for communicating with External PHYs. used to write control registers of PHYs.
VHDL-VGA
- 基于VHDL的VGA彩条信号显示控制器,实现将预置的图像或动画在VGA显示器上正确显示的功能。-Based on the color bar signal VHDL VGA display controller, to achieve the preset image or animation function correctly displayed on a VGA monitor
LCD.driver
- 文件名：lcd_driver.vhd。 --功能：FGAD驱动LCD显示中文字符“年”。
ADC0809VHDL
- 8.4 ADC0809 VHDL控制程序 见随书所附光盘中文件：ADC0809VHDL程序与仿真。 --文件名：ADC0809.vhd --功能：基于VHDL语言，实现对ADC0809简单控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。 --最后修改日期：2004.3.20 -8.4 ADC0809 VHDL con
receivermegafunction
- lvds receiver megafunction，
SSC
- Implement the 7 segment diplay on spartan 3
chap7
- Verilog135例，chap3-chap12,初学必备-Verilog135 cases, chap3-chap12, beginner necessary