资源列表
TUTORIAL_-_PLACA_ALTERA_DE2
- Cyclone 2 DE2 Board FPGA manual in portuguese
lcdPROG
- 使用FPGA生成液晶显示的一个时序,并且在液晶上显示完整的图形
Frequency
- 高效频率计，实现了高精度，高速度的频率测量-High frequency meter, achieving a high precision, high-speed frequency measurement
DS18B20
- DS18B20温度传感器的基于FPGA的编程通信，使用VHDL语言-DS18B20 temperature sensor based FPGA programming communication with VHDL
lvds6
- 实现了LVDS高速传输，对于相开发高速数据传输的人很有用。-Achieved high-speed LVDS for high-speed data transmission with the development of the people very useful.
C8051_mega_core.tar
- 8051单片机软核，测试代码和仿真环境，可直接上fpga使用，是一个成熟的ip核。经本人仿真以及在fpga上测试，完全正常。-8051 soft ip core, testbench, simulation environment
4cnt10-frequent
- 可以检测输入信号的频率，已在QUARTUS7.2版本上验证通过-Can detect the input signal frequency, has been verified by the QUARTUS7.2 version
digital-clock
- 此数字钟具有时，分，秒计时并显示功能； 2.能进行24/12小时制计时模块的切换； 3.具有校时，清除功能，能对时，分，秒进行调整； 4.具有整点报时功能：在59分51秒，59分53秒，59分55秒，59分57秒发出低音256HZ信号，在59分59秒发出一次高音1024HZ信号，音响持续一秒钟，在1024HZ音响结束时刻即为整点； -This digital clock with hours, minutes, seconds, chronograph and display
SDRAM-Verilog-HDL
- SDRAM控制器Verilog HDL-source-code.rar-SDRAM-controller-Verilog HDL-source-code.rar
SDRAM-design-FPGA-altera
- SDRAM design FPGA altera-SDRAM design FPGA altera.
DataCycle
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-cpu cpu cpu cpu cpu cpu cpu cpu
qnr
- 量化取整的设计源代码及测试源代码，仿真结果图和分析-Quantify the source code to take the whole design and testing of source code, Simulation results and analysis