CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 1361.62 .63 .64 .65 .66 ... 4323 »
  1. SPWM-generator

    0下载:
  2. 这是几篇关于产生SPWM波的方法的论文,希望对大家有所帮助!-there are some papers about the method of generating the SPWM waves .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:517.14kb
    • 提供者:xilin
  1. spwm-waves

    0下载:
  2. 产生PWM 三角波的方法,希望对大家有用!好东东大家一起分享-there are some papers about the angler waves generator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:517.13kb
    • 提供者:xilin
  1. 11

    0下载:
  2. 用verilog编写的带同步清0、同步置1 的D 触发器;带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set JK trigger 1!!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:516.97kb
    • 提供者:望奎
  1. czcjfxt

    0下载:
  2. 实现计费和显示的功能: (1)费用的计算 (2)里程,即汽车行驶里程 (3)等候时间 (4)费用-To achieve billing and display functions: (1) the cost of computing (2), mileage, or vehicle mileage (3) waiting time (4) Fees
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:516.87kb
    • 提供者:
  1. FPGA实现加法器

    0下载:
  2. 用按键控制选择进制,并用数码管显示
  3. 所属分类:VHDL编程

    • 发布日期:2010-11-20
    • 文件大小:516.87kb
    • 提供者:bubble
  1. shumaguan

    0下载:
  2. 用按键控制选择6进制和9进制加法器,并用数码管显示。-Select 6 with keypad control, binary adder binary and 9, and with digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:516.87kb
    • 提供者:bubble
  1. dianzizhong

    0下载:
  2. 该代码是用VHDL编写的电子时钟,可以实现调时调分,7段码显示,在Xilinx的Spartan3E上下载测试过,压缩文件中包含了整个工程,并有管脚分配文件,非常适合VHDL的初学者,比如一些基本的按键,去抖,闪烁写法。-The VHDL code is written using the electronic clock adjustment can be achieved when the transfer points, 7 code shown to download the Xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:516.81kb
    • 提供者:wangyu
  1. lqz4

    0下载:
  2. 这个程序是带置位的双向移位串入/并出6位移位寄存器-This program is a bidirectional shift with a set string into/out of 6-bit shift register and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:516.8kb
    • 提供者:李求知
  1. db

    0下载:
  2. fulladder made by me I hope it works, the only thing I need from your database is the V74160.rar, the vhdl code for the 4 bit bcd counter with asynchronious reset.. please help me thank you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:516.79kb
    • 提供者:sarro
  1. PWM-VHDL

    0下载:
  2. 是使用VHDL编写的一段PWM产生程序,里面附带了详细的说明和源程序。-Is to use VHDL to write a PWM generation procedure, it comes with detailed instructions and the source program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:516.76kb
    • 提供者:qu xiansheng
  1. pio_top

    0下载:
  2. 这个verilog代码是一个输入输出经典的例子。大家一起参考。-the verilog code input and output is a classic example. Together reference.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:516.75kb
    • 提供者:chenliang
  1. DA_dac8581

    0下载:
  2. verilog 编写DAC8581控制程序。-verilog write DAC8581 control procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:516.74kb
    • 提供者:ai
« 1 2 ... .56 .57 .58 .59 .60 1361.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com