资源列表
UP3_RTC_CLOCK
- 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置.
FPGA_CODE-AD7765
- 该资料基于FPGA，采用verilog语言，完成AD7765芯片的模数转换，AD7765可实现24位精度的高速采集，在出自信号处理中占有重要的地位-The information on FPGA, using verilog language, complete chip AD7765 analog-to-digital conversion, AD7765 can achieve 24-bit precision high-speed acquisition, plays an importa
Pdg2Pic
- 有关于VHDL的很好的资料，希望能帮上大家，自己学习过来的-Able to help on about VHDL good information, learning over
JPEGcodec
- this come from alter ,you can look and find it on line about jtag.
pinlvji-design-VHDL
- 使用Altera公司的EP2C35系列的FPGA芯片，利用SOPC-NIOSII-EP2C35开发板设计和仿真一个数字频率计，对1Hz~250KHz 的脉冲进行频率测量，采用等精度测量，即在所测量的整个频段内部，均可实现相同精度的测量，测量精度与频率无关，结果在数码管上显示-The use of Altera EP2C35 series FPGA chip using the SOPC-NIOSII-EP2C35 board design and simulation of a digital
ep3c55_26_tlc5620dac
- 采用VHDL实现的tlc5620dac的转换，测试正常-Using VHDL implementation tlc5620dac conversion, the tests are normal
adder_3
- 加法器的实现，代码可直接使用，在FPGA上调试-The realization of the adder, the code can be used directly on the FPGA debugging
DPLL
- 数字锁相环（DPLL）的介绍与硬件实现设计-Introduction and hardware design of Digital PLL (DPLL)
FPGA_verilog_VGA_SimpleDemo
- FPGA初级程序,基于verilog的VGA简单接口驱动-VGA-based verilog simple interface driver
Verilog-example-by-xiayuwen
- 这本书是夏宇文老师在几年前编写的，非常是和初学者，里面有哦对verilog 的详细讲解-a book write by xiyuwen ,This book provides a detailed explanation of verilog
Verilog-basic-program
- 学习nios的文件，基础verilog的学习，有助于提高嵌入式的理解-study nios
AD_ID
- ad7175的测试spi通讯是否正常的verilog HDL程序，读取ad7175中的id寄存器值。-ad7175 spi communication test whether the normal verilog HDL program that reads the ad7175 id register values.