CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .46 .47 .48 .49 .50 851.52 .53 .54 .55 .56 ... 4323 »
  1. jishudisplay

    0下载:
  2. 中级篇02:按键计数并显示在数码管上,适合新手学习,内有原理图代码等文件,已经用过,可以放心使用-Intermediate Part 02: Key counted and displayed on the digital control, suitable for beginners to learn, there are schematic code and other documents, has been used, you can rest assured that use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.29mb
    • 提供者:王大神
  1. DSP_design_based_on_FPGA

    0下载:
  2. 用FPGA设计DSP,2007年上海FPGA高级研修班清华博士贺光辉讲义-FPGA Design with DSP, 2007 in Shanghai FPGA advanced training classes Tsinghua notes Dr. He Guanghui
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.29mb
    • 提供者:david
  1. fir_verilog_matlab

    0下载:
  2. 本设计是基于FPGA的一个FIR低通滤波器设计,要求使用Verilog语言编写滤波器模块,通过编译和综合,并通过Matlab和modelsim联合仿真验证设计结果。-This design is a FIR low-pass filter design based on FPGA, use Verilog to program filter module, and joint simulation by Matlab and modelsim to validate the design re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.29mb
    • 提供者:郭婷
  1. rom_255

    0下载:
  2. 入通过键盘控制或者通过50MHz晶振分频后以每1秒步长发生变化,通过8位并口输出数字信号,并将该数字信号经过译码电路后用七段数码管提示输出信息。-By controlling the keyboard or by 50MHz crystal occur long after the division to change every second step, through the 8-bit parallel digital output signal, and the digital sign
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.29mb
    • 提供者:maomaoyu
  1. avs_aes_latest

    0下载:
  2. This is source code for something very important that is AVS AES standard hardware code for implementation both ASIC and FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-03
    • 文件大小:1.29mb
    • 提供者:rajban
  1. LCD

    0下载:
  2. LCD 16x2 Driver with UCF static text
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.29mb
    • 提供者:linchkid
  1. usb_test1

    0下载:
  2. usb slaver fifo写程序,将产生的临时数据传送到slaver fifo-usb slaver fifo write programs, will produce temporary data transfer to the slaver fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.29mb
    • 提供者:王萍
  1. core_arm_latest.tar

    0下载:
  2. ARM core for FPGA in VHDL Language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.29mb
    • 提供者:Waiser
  1. VGA

    0下载:
  2. vrilog写的VGA显示程序。 只是普通的程序,-vrilog write VGA display program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.29mb
    • 提供者:刘慧
  1. DS18B20_NEW2

    0下载:
  2. DS18B20 FPGA 数字温度计-DS18B20 FPGA digital temperature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.29mb
    • 提供者:zhangruimin
  1. SLAVE-FIFO16-test

    0下载:
  2. 基于FPGA的USB调试代码,包括上位机代码、驱动程序、应用程序、下位机代码。-USB debugging code based on FPGA, including PC code, driver and PC, application code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.29mb
    • 提供者:杜鹏飞
  1. Verilog-vga

    0下载:
  2. 基于Verilog的VGA显示汉字、字符的例子以及vga资料-Verilog' s VGA display Chinese characters based on the character of the examples and information vga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.29mb
    • 提供者:江平
« 1 2 ... .46 .47 .48 .49 .50 851.52 .53 .54 .55 .56 ... 4323 »
搜珍网 www.dssz.com