资源列表
UART
- this a uart verilog HDL design code-this is a uart verilog HDL design code
1306151376
- gate example in xilinx
DE2_Simple_Socket_Example
- DE2板子上的Simple_Socket_Example，可以供大家参考-DE2 board Simple_Socket_Example, for your reference
led_nios2_control
- 利用noise核，控制LED灯的亮灭，altera系列FPGA的SOPC设计程序。-Noise core, to control the LED light bright off the the altera series FPGA and SOPC design process.
XD901_V2.0_20110105
- DDS芯片ad9910控制 实现电子琴演奏功能 欢迎下载-thank you
dianzhen
- 点阵实验，可实现16*16点阵显示汉字 -Lattice experimental, can achieve 16*16 dot matrix display Chinese characters
altera-verilog
- 基于fpga的vga图片显示verilog代码-Display verilog code fpga vga picture
TR_ctrl
- 实现串口1转四通信，同时实现片内存储修正系数，上电补偿
ALTERA几个下载方式的介绍
- 介绍ALTERA几种下载方式。主要有JTAG,AS,JIC这几种方式(Introduce ALTERA several download methods.)
pci-rules-in-chinese
- 该资源是中文版PCI协议的介绍文档，对于使用PCI接口很有帮助。-PCI rules in Chinese
VHDL-6
- VHDL language Tutorial
SPWM
- 基于FPGA的正弦脉宽调制波vhdl代码，同时输出正弦波与SPWM-Sine pulse width modulation wave VHDL code based on FPGA, at the same time with SPWM output sine wave