资源列表
lcd_test
- LCD显示 可以从A到Z 循环显示 基于xilinx板子-LCD display can cycle from A to Z on xilinx board
MyCPU16
- 16位cpu设计VHDL源码，其中包括alu，clock，memory等部分的设计
用verilog编写的液晶显示程序
- 用verilog编写的液晶显示程序，已调试通过。 1、 本工程主要是设计一个LCD的控制模块，然后在LCD上显示想要显示的数据。 2、 通过JTAG口把LCD12864.sof下载到FPGA上，则LCD就会显示出要显示的数据。-Written liquid crystal display with verilog program has been through debugging. 1, this project is to design a LCD control module, a
Manual-VHDL
- Manuel VHDL, electronic enginering
xapp353
- 可编程器件厂商Xilinx的用于设计SMBus 控制器的源程序，包括完整的说明帮助，以及可以用于xlinx器件的可综合的代码-makers Xilinx programmable devices used in the design of the controller SMBus source, including a complete explanation of help and can be used xlinx devices can be integrated code
jpjo
- 键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件
MAIN_RX_V10
- 8路视频光端机 接收侧 VHDL源码，使用了千兆以太网SERDES芯片，基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.
32bitvedic and square
- 32 bit vedic multiplier documentation
led-decoder
- 7 segment display decoder vhdl project
rgb2yuv1
- 这个主要是实现RGB和YUV两种色彩空间的转换，其中用到的主要思想是，verilog语言中的浮点乘法怎么运算，流水线的思想。-This is achieved mainly two kinds of RGB and YUV color space conversion, which uses the main idea is, verilog language how floating point multiplication operations, lines of thought.
SMBus_xapp353
- SMBUS vhdl source code
I50550PWM_V55m
- FPGA 实现一种基于ISA接口的3路编码器计数，与3路PWM/DDA输出编码器计数包含倍频、鉴相PWM实现12位分辨率 已通过测试。 -FPGA implementation based on the ISA interface, 3 channel encoder count, and 3-way PWM/the DDA output encoder count contains a multiplier, the phase PWM 12-bit resolution has been