CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 1198.99 .00 .01 .02 .03 ... 4323 »
  1. uartverilog

    0下载:
  2. FPGA串口通信,已在FPGA实验板上用串口调试助手实验成功,可以硬件实现。-FPGA serial communication experiment was a success in the FPGA board serial debugging assistant, can be implemented in hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:39.81kb
    • 提供者:李金伦
  1. cordic

    0下载:
  2. verilog实现cordic的原理,含详细介绍-verilog to achieve the cordic of principle with details
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:1.62kb
    • 提供者:何中华
  1. Taxi-Charging-VHDL

    1下载:
  2. 一个用VHDL写的出租车计价器例子,采用数码管显示,对里程和费用的显示计算。-Taximeter example, to write a VHDL digital display that displays the calculated mileage and expenses.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:693.18kb
    • 提供者:yilin
  1. FPGAlaguage

    0下载:
  2. 这是本人在本科期间做的语言系统FPGA课设-This is a language the system FPGA lesson set my undergraduate during
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:12.67mb
    • 提供者:夏杨红
  1. 2012FPGA

    0下载:
  2. 这是本人在本科生期间做FPGA课设时的代码-FPGA my undergraduate during class-based code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:15.34mb
    • 提供者:夏杨红
  1. shuzipaobiao

    0下载:
  2. 用veriloghdl实现电子数码跑表功能,采用六个数码管实现-With veriloghdl electronic digital stopwatch function, six digital tube to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:176.19kb
    • 提供者:刘涛
  1. serial_adda

    0下载:
  2. 串行AD/DA的实验。Verilog初学者实验程序。已在quartus下测试成功。-Serial AD/DA experiments. Verilog beginners experimental procedures. Been in quartus under test success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:787.97kb
    • 提供者:chirs
  1. parall_ad_da

    0下载:
  2. Verilog初学者实验程序。已在quartus下测试成功。-Verilog beginners experimental procedures. Been in quartus under test success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:881kb
    • 提供者:chirs
  1. lcd

    0下载:
  2. Verilog初学者实验程序。已在quartus下测试成功。-Verilog beginners experimental procedures. Been in quartus under test success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:763.38kb
    • 提供者:chirs
  1. key

    0下载:
  2. Verilog初学者实验程序。已在quartus下测试成功。-Verilog beginners experimental procedures. Been in quartus under test success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:502.67kb
    • 提供者:chirs
  1. dot

    0下载:
  2. LED点阵显示实验。已在quartus下测试成功。-LED dot matrix display experiments. Been in quartus under test success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:349.04kb
    • 提供者:chirs
  1. Debussy(verdi)_Modelsim

    0下载:
  2. Debussy(verdi)+modelisim仿真快速上手教程-The Debussy (verdi)+modelisim Simulation Quick Start Tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-04
    • 文件大小:1.55mb
    • 提供者:朱媛
« 1 2 ... .93 .94 .95 .96 .97 1198.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com