CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 3760.61 .62 .63 .64 .65 ... 4323 »
  1. turbocodes_latest.tar

    0下载:
  2. turbo encode and decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:81.65kb
    • 提供者:suresh
  1. farrow

    0下载:
  2. 通信中常用的Farrow滤波器的Verilog实现-Communications of the Farrow filter used in the realization of the Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:618byte
    • 提供者: 王王
  1. TLC549

    0下载:
  2. tlc549驱动程序,应用于cyclone 1c12,电子设计大赛使用过的-TLC549 driver, used in the cyclone 1c12 used by the Electronic Design Contest
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.87kb
    • 提供者:任艳阳
  1. PS_2

    0下载:
  2. 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰,保证通信的可靠性! -This module for the "PS/2 mouse or keyboard interface" and "read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:4.82kb
    • 提供者:yuantielei
  1. FIFO

    2下载:
  2. 用verilog实现异步FIFO,代码中有两个模块,使用时注意顶层模块和底层模块,用quartus2即可打开直接使用。-Verilog using Asynchronous FIFO, the code has two modules, when the attention of top-level module and the bottom module, with direct access to open quartus2.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-04
    • 文件大小:2.3kb
    • 提供者:杨帆
  1. move

    0下载:
  2. 桶形移位器,运用Verilog语言,编程实现,仿真正确,顺利执行。-Barrel shifter, the use of Verilog language, programming, simulation is correct, the successful implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:306.48kb
    • 提供者:uyuy0401
  1. shifter32

    0下载:
  2. 32位桶形移位器,verilog语言书写-barrel shifter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.06mb
    • 提供者:刘君
  1. verilog

    0下载:
  2. 用verilog实现的串并转化,别人写的,感觉不错,与大家共享一下。-serial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.68kb
    • 提供者:shegnman
  1. DE0_NANO_GSensor

    1下载:
  2. 该代码利用DE0 nano上面的ADI ADXL345三轴重力传感器实现重力感应,根据偏转角度的不同点亮相应方向上面的LED灯,稍加修改,还能够将各个方向上面的重力加速度值实时显示,希望大家喜欢-The code used DE0 nano gravity above the ADI ADXL345 three-axis accelerometer sensors to achieve according to the deflection angle of light in different
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:44.3kb
    • 提供者:王国庆
  1. spi_verilog

    1下载:
  2. SPI协议Verilog HDL程序,内含testbench 文件
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:80.28kb
    • 提供者:dsahd
  1. COUNT

    0下载:
  2. 这是一个十六进制的加减计数器源代码,把其修改一下就可以用其他进制了-This is a hexadecimal addition and subtraction counter source code, its change it can use other hex of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:276.76kb
    • 提供者:max
  1. UART

    0下载:
  2. 用UART实现RS422通信-UART TO RS422
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.17kb
    • 提供者:MARS
« 1 2 ... .55 .56 .57 .58 .59 3760.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭