资源列表
dfX8BLn9
- 是一個用verilog寫成的加法器電路,可把七個元件加起來
code
- FPGA 学习 .再学习 .谢谢!啥得啊,还不够呢!
clk_2div
- vhdl语言编写的2分频器代码,简单易懂
Modelsimbaiwen2
- 该资料里边集合了Modelsim的经典提问,是学习Modelsim仿真的好资料
Verilog_FIFO_ram
- 一个可以综合的Verilog 写的FIFO存储器,word格式
SDRAMconntrol
- SDRAM控制器的设计与VHDL实现 是pdf格式的。在工程中实现过
AMBAcode(vhdl)
- vhdl实现的amba代码
Verilog_Digital_System_Design
- Verilog digital System design 2007 second edition
queues
- queue hardware deisgn with verilog
I2C_HDL
- I2C bus HDL source and testbench
rs232
- RS232 verilog design
taxi
- 在Quatus下用VerilogHDL语言编写,实现出租车计价器功能