资源列表
basys_vga
- 一个关于Xilinx的Basys的VGA的工程原码 . 比较完整 .
MEALY
- 状态机设计，用VHDL进行MEALY型状态机的设计。由于两个程序本身有延时现象，本实验进行了改进。
MOORE
- 状态机设计，用VHDL进行MOORE型状态机的设计。原程序以及波形图
7vhdl
- 16 进制段位数码译码扫描显示，用VHDL编写计数器并完成计数显示
vhdl3
- 时序电路——抢答器，K1、K2、K3、K4各控制一个按钮，DJ代表主持人，在抢答开始前，DJ先按一下按钮，然后在开始比赛，K1—K4中任意按下按钮后，其他钮按下均无效，重新比赛时，DJ需要再按一下按钮。抢答结果用LED显示。
rfcs_top
- 带有PPC405的Xilinx FPGA通过CPLD实现远程配置的设计
altcam
- altcam远程控制存取，多种运算，全面
transmittermegafunction
- lvds transmitter megafunction
receivermegafunction
- lvds receiver megafunction，
altclklock
- 倍频锁频，VHDL程序，运行正确，可修改性强，最优处理
systemverilog
- systemverilog简介如果能给大家一点帮助的话我会感到很高兴的
100vhdl
- 100个丰富的vhdl实例，可以找到很多可以借鉴的地方，绝对有益与硬件编程