CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 599.00 .01 .02 .03 .04 ... 4323 »
  1. IMAGE_ROTATION_v2

    0下载:
  2. 基于DE2-115开发板,采用控制波动开关 SW[2:0]实现图像±45°,±90°旋转及VGA显示-Implementing the rotation of image based on DE2-115 board. Used switch SW[2:0] to control the orientation of rotating image(±45°&±90°).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:293.26kb
    • 提供者:QPHuang
  1. 8wei7duanshumaguanxianshi

    0下载:
  2. FPGA开发实例 之 八位七段数码管动态显示电路的设计.-The FPGA development instance of eight seven segment digital tube dynamic display circuit design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.09mb
    • 提供者:pld
  1. shuzimiaobiao

    0下载:
  2. FPGA开发实例 之 数字秒表.七段码管显示.秒表由于其计时精确,分辨率高(0.01秒),在各种竞技场所得到了广泛的应用。-FPGA development instance of digital stopwatch. 7 yards tube display. Stopwatch because its timing precision, high resolution (0.01 seconds), the income to the extensive application in var
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:pld
  1. duogongnengshuzizhong

    0下载:
  2. FPGA开发实例 之 多功能数字钟.多功能数字钟应该具有的功能有:显示时-分-秒、整点报时、小时和分钟可调等基本功能。-FPGA development instance of multi-function digital clock. The function of the multi-function digital clock should have are: show- points- second, hour, hour and minute basic function such a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.52mb
    • 提供者:pld
  1. 7renbiaojueqi

    0下载:
  2. FPGA开发实例 之 用VHDL设计七人表决器-The FPGA development instance of the design with VHDL voter of seven people
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.1mb
    • 提供者:pld
  1. tuxingandvhdlsheji

    0下载:
  2. FPGA开发实例之 图形和VHDL混合输入的电路设计。 注:编译时请将文件放在英文目录下面-The FPGA development instance of graphic and VHDL mixed input circuit design. Note: please send files in directories below in English at compile time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.22mb
    • 提供者:pld
  1. led_water

    0下载:
  2. 用VERIlog语言编写的FPGA流水灯程序,已经实现,可以立即使用-VERIlog language FPGA with light water program has been implemented, you can use immediately
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.05mb
    • 提供者:xml
  1. water

    0下载:
  2. 基于FPGA的流水灯设计,可以检验晶振是否正常工作,时钟晶振为48M-Running water light design based on FPGA makes possible the testing of crystals is working correctly, the clock crystals of 48m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:52.3kb
    • 提供者:张任
  1. v

    2下载:
  2. Synthetisable verilog of compact crypto algorithms: RC4, TEA, XTEA, XXTEA. A faster but, more resource hungry version for RC4 and XXTEA is included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-10
    • 文件大小:61kb
    • 提供者:zardoz
  1. Lab10_Part1

    0下载:
  2. Verilog code for Altera Part1 Lab10
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:846byte
    • 提供者:adang
  1. xapp1198

    1下载:
  2. Xilinx V7 FPGA如何利用ARM处理器实现GTX/GTH高速串行接口眼图扫描功能。-Xilinx V7 FPGA how to use the ARM processor GTX/GTH-speed serial interface eye scanning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.56mb
    • 提供者:harry
  1. CPU

    0下载:
  2. 完整仿真CPU功能,包括中断功能,查询功能,加减乘除和逻辑运算等。-Complete CPU emulation functions, including interrupt function, search function, arithmetic and logical operations and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.43mb
    • 提供者:林铭洲
« 1 2 ... .94 .95 .96 .97 .98 599.00 .01 .02 .03 .04 ... 4323 »
搜珍网 www.dssz.com