资源列表
FSM_parade
- 基于spartan6实现的交通灯有限状态机，项目来源是数字设计与计算机体系结构，中山大学移动信息工程学院学子必学项目-Based on the traffic lights to achieve spartan6 finite state machine, the project is a source of digital design and computer architecture, Sun Yat-sen Mobile Information Engineering School st
millisecond_counter
- 基于Spartan6写的fpga秒表，可以在七段译码管上显示，而且用按键来实现秒表的计时开始，停止，累加。而且该项目是移动信息工程学院的课程项目之一，希望对有需要的人有帮助-Fpga based Spartan6 write stopwatch that can be displayed on the seven-segment decoder pipes, and use the keys to achieve the stopwatch start, stop, accumulate. An
gate4
- 运用verilog 语言编程，实现4输入逻辑门设计，利用ISE软件仿真，把程序下载到BASY2开发板上运行实现。-BASY2 engineered for ISE
Verilog
- 利用verilog 语言在ISE上运行仿真，利用BASY2开发板运行实现。-BASY2 engineered for ISE
saiche
- 利用FPGA控制LED矩阵显示的赛车小游戏，用按键控制游戏-LED matrix display using FPGA control racing game, with buttons to control the game
Mxulie
- VHDL语言编写，利用FPGA实现的M序列发生器-VHDL language, FPGA realization of the M sequence generator
lcd
- 该压缩包内涵一个由VHDL语言编写的程序，里面是一个完整的项目工程，实现的功能是LCD12864液晶屏的显示-The connotation of a compressed package from the VHDL language program, which is a complete project, the function is LCD12864 LCD display
uart_lcd_myself
- 本程序压缩包里包含的是一个vhdl项目工程文件，实现的是串口通信及液晶屏显示的功能-This program is a compression bag containing vhdl project file, the realization of the serial communication function and LCD display
ex13_maxiiclk
- 一些有用的模块，方便FPGA初学者，大家好好看看 -Some useful modules
count
- basys2 模60计数器 并用数码管显示 verilog FPGA-basys2 mold 60 counter digital display
DDS
- 基于IP核设计的波形发生器以及频率计并用数码管显示-With digital display IP core design based waveform generator and frequency counter
LED
- basys2 流水灯 verilog语言编写-basys2 light water verilog