- 数据挖掘十问
- parse-types build script for eclipse adt build on linux platform.
- nvc0_surface return TRUE for mats that can be converted among each other by NVC0
- video_renderer VideoRenderer is responsible for decoding and displaying incoming video stream.
- claaseventmeta_programming Protocol NetBIOS s underlying encoding
资源列表
hello_uart
- Uart接口测试程序，Xilinx参考设计，ML507硬件测试通过.--Uart interface test code，Xilinx reference design，tested on ML507 platform.
spi_hello
- SPI接口测试程序，Xilinx参考设计，ML507硬件测试通过.-SPI interface test code，Xilinx reference design，tested on ML507 platform.
VHDLiic1121
- 模拟I2C总线时序，特权同学实例，可供参考-I2C Bus Timing
seg7_8
- fpga cpld verilog hdl 语言 代码程序 数码管 控制
switch
- fpga cpld verilog hdl 语言 代码程序 开关 控制
I2C
- fpga cpld verilog hdl 语言 代码程序 beep 控制
CPLD_LED
- fpga cpld verilog hdl 语言 代码程序 led 控制
beep
- fpga cpld verilog hdl 语言 代码程序 beep 控制
LCD_VHDL
- cpld fpga 程序 vhld程序 lcd显示 代码
KEY
- fpga cpld 程序 key 按键 按键检测 verilog hdl
div
- FPGA的IP核中除法算法的源代码，是Verilog语言的，易于初学者的学习。-FPGA IP core in the division algorithm source code, Verilog language, easy for beginners to learn.
sqrt
- FPGA的一个IP内核，用来优化除法算法的源代码包。-An FPGA IP cores to optimize the division algorithm source code package.