- vc三维显示 vc和opengl结合实现二维图像的三维显示
- linux-2.6.24.3-jz-20090506.patch This a patch for Linux kernel containing ports for Jz4740/Jz4730.
- GridViewPageable GridView自定义分页并集成列可拖动改变表格的列宽功能控件 一个GridView自定义分页并集成列可拖动功能控件 为空间源码
- DEPTH-INSPIRE 深度启发方法
- QML语法 本书详细介绍QML 语法的使用
- VL53L0X激光测距传感器 使用VL53L0X型号激光测距模块测量距离 1.2m内(Use VL53L0X model laser ranging module to measure the distance within 1.2m)
文件名称:pll
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：1.25kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
-DPLL by the phase detector, K addition and subtraction counter mode, pulse subtraction circuit, synchronous detection circuit established, constitute a model N divider. The whole system of the center frequency (ie signal_in and signal_out the code rate of 2 times) to clk/8/N. modulus K K value addition and subtraction counter DPLL decision to establish the accuracy and synchronization time, K is larger, the simultaneous establishment of a long time, synchronization accuracy. contrary is short and low.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
-DPLL by the phase detector, K addition and subtraction counter mode, pulse subtraction circuit, synchronous detection circuit established, constitute a model N divider. The whole system of the center frequency (ie signal_in and signal_out the code rate of 2 times) to clk/8/N. modulus K K value addition and subtraction counter DPLL decision to establish the accuracy and synchronization time, K is larger, the simultaneous establishment of a long time, synchronization accuracy. contrary is short and low.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
pll.v
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。