CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:DDRSDRAM_MT46V32M16TG

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    536.15kb
  • 已下载：
    0次
  • 提 供 者：
    张***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

ddr控制器 对DDR实现读写控制-ddr control
相关搜索： VHDL DDR DDRSDRAM_MT46V32M16TG DDRSDRAM_MT46V32M16TG ddr

(系统自动生成,下载前可以参看下载内容)

下载文件列表

board_files/DDR_SDRAM/
board_files/DDR_SDRAM/Readme.txt
board_files/DDR_SDRAM/Syn/
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/datasheet.txt
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/ddr.cpj
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/ddr.cdc
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/mem_interface_top.bit
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/mem_interface_top.edf
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/mem_interface_top.ucf
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/par.ise
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/par/Readme.txt
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/Readme.txt
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_addr_gen_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_cal_ctl_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_cal_top.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_clk_dcm.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_cmd_fsm_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_cmp_data_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_controller_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_controller_iobs_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_data_path_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_data_path_iobs_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_data_path_rst.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_data_read_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_data_read_controller_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_data_write_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_ddr1_dm_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_ddr1_test_bench_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_dqs_delay_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_fifo_0_wr_en_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_fifo_1_wr_en_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_infrastructure.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_infrastructure_iobs_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_infrastructure_top_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_iobs_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_lfsr32_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_main_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_parameters_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_RAM8D_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_RAM8D_1.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_rd_gray_cntr.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_s3_ddr_iob.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_s3_dqs_iob.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_tap_dly_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_top_0.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/rtl/mem_interface_top_wr_gray_cntr.vhd
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/ddr.v
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/ddr1_test_tb.v
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/ddr_parameters.vh
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/glbl.v
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/parameters.v
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/sim/readme.txt
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/mem_interface_top.lso
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/mem_interface_top.prj
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/mem_interface_top.sdc
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/mem_interface_top.xcf
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/mem_interface_top_synp.sdc
board_files/DDR_SDRAM/Syn/syn_vhd_bl4cl2/synth/script_synp.tcl
board_files/DDR_SDRAM/XST/
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/datasheet.txt
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/ddr.cpj
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/par/
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/par/ddr.cdc
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/par/mem_interface_top.bit
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/par/mem_interface_top.ucf
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/par/Readme.txt
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/par/test.ise
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/Readme.txt
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/rtl/
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/rtl/mem_interface_top.v
board_files/DDR_SDRAM/XST/xst_vlog_bl2cl25/rtl/mem_interface_top_

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭