文件名称:16bit_booth_multiplier_STG
介绍说明－－下载内容来自于网络，使用问题请自行百度
verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过-verilog procedures, two 16bit multiplication, the algorithm used booth. Based on the state machine achieved at different levels for datapath controller and two sub-modules, testBench the test
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Controller.v
Datapath.v
testBench.v
Booth_Multiplier_STG.v
www.dssz.com.txt
Datapath.v
testBench.v
Booth_Multiplier_STG.v
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。