CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:EP2C5

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    2.12mb
  • 已下载：
    0次
  • 提 供 者：
    黄****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

基于FPGA/EP2c5的开发板详细例程，内容丰富，简单易懂-Development board based on more routine FPGA/EP2c5, content rich, easy to understand
相关搜索： EP2C5 ep2

(系统自动生成,下载前可以参看下载内容)

下载文件列表

EP2C5/
EP2C5/Logic_verilog/
EP2C5/Logic_verilog/EP2C5管脚索引.txt
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.done
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.dpf
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.fit.smsg
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.fit.summary
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.map.summary
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.pin
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.pof
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.qpf
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.qsf
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.qws
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.sof
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/beep_test.tan.summary
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/src/
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/src/2C5 管脚.txt
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/src/BEEP 原理图.png
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/src/beep_test.v
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/src/matrixKeyboard_drive.v
EP2C5/Logic_verilog/_10_beep_matrixKeyboard/src/音调的频率表.gif
EP2C5/Logic_verilog/_11_lcd1602_test/
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.done
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.dpf
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.fit.smsg
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.fit.summary
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.map.summary
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.pin
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.pof
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.qpf
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.qsf
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.qws
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.sof
EP2C5/Logic_verilog/_11_lcd1602_test/lcd1602_test.tan.summary
EP2C5/Logic_verilog/_11_lcd1602_test/src/
EP2C5/Logic_verilog/_11_lcd1602_test/src/2C5 管脚.txt
EP2C5/Logic_verilog/_11_lcd1602_test/src/LCD1602 原理图.png
EP2C5/Logic_verilog/_11_lcd1602_test/src/LCD1602 状态机.jpg
EP2C5/Logic_verilog/_11_lcd1602_test/src/lcd1602_drive.v
EP2C5/Logic_verilog/_11_lcd1602_test/src/lcd1602_test.v
EP2C5/Logic_verilog/_11_lcd1602_test/src/row1_val和row2_val中字符地址.png
EP2C5/Logic_verilog/_12_lcd1602_clock/
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.done
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.dpf
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.fit.smsg
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.fit.summary
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.map.smsg
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.map.summary
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.pin
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.pof
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.qpf
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.qsf
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.qws
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.sof
EP2C5/Logic_verilog/_12_lcd1602_clock/lcd1602_clock.tan.summary
EP2C5/Logic_verilog/_12_lcd1602_clock/src/
EP2C5/Logic_verilog/_12_lcd1602_clock/src/2C5 管脚.txt
EP2C5/Logic_verilog/_12_lcd1602_clock/src/ASCII码表.png
EP2C5/Logic_verilog/_12_lcd1602_clock/src/div_50M.v
EP2C5/Logic_verilog/_12_lcd1602_clock/src/LCD1602 原理图.png
EP2C5/Logic_verilog/_12_lcd1602_clock/src/LCD1602 状态机.jpg
EP2C5/Logic_verilog/_12_lcd1602_clock/src/lcd1602_clock.v
EP2C5/Logic_verilog/_12_lcd1602_clock/src/lcd1602_drive.v
EP2C5/Logic_verilog/_12_lcd1602_clock/src/row1_val和row2_val中字符地址.png
EP2C5/Logic_verilog/_13_vga_color_slip/
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/2C5 管脚.txt
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/640x480@60.png
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/disp_color_slip.v
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/pll_CLOCK_25.ppf
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/pll_CLOCK_25.qip
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/pll_CLOCK_25.v
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/VGA Signal Timing.url
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/VGA 原理图.png
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/vga_drive.v
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/src/vga_test.v
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.done
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.dpf
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.fit.smsg
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.fit.summary
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.map.summary
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.pin
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.pof
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.qpf
EP2C5/Logic_verilog/_13_vga_color_slip/640x480_60_25M/vga_test.qsf
EP2C5/Log

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭