文件名称:verilog
-
所属分类：
- 标签属性：
- 上传时间：2013-04-18
-
文件大小：154.86kb
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
用verilog设计的存储器，可以读入数据，读出数据，是集成电路重要运用单元-Design with verilog memory that can be read into the data, read data is important IC with Cell
(系统自动生成,下载前可以参看下载内容)
下载文件列表
新建文件夹/ram.v
新建文件夹/verilog数据转换.wps
新建文件夹/用Verilog_HDL设计计数器.docx
新建文件夹/
新建文件夹/verilog数据转换.wps
新建文件夹/用Verilog_HDL设计计数器.docx
新建文件夹/
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。