文件名称:ddr_verilog
-
所属分类：
- 标签属性：
- 上传时间：2013-04-25
-
文件大小：18.45kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
verilog HDL语言实现在FPGA上控制DDR的逻辑，方法简单易懂，适合新手参考-Verilog HDL language on FPGA control DDR logical, simple to understand for novice reference
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ddr控制器代码/source/ddr_ctrl.v
ddr控制器代码/source/ddr_data.v
ddr控制器代码/source/ddr_par.v
ddr控制器代码/source/ddr_pll_orca.v
ddr控制器代码/source/ddr_pll_orca_sp.v
ddr控制器代码/source/ddr_sig.v
ddr控制器代码/source/ddr_top.v
ddr控制器代码/testbench/ddr_tb.v
ddr控制器代码/testbench/stimulus.v
ddr控制器代码/source
ddr控制器代码/testbench
ddr控制器代码
ddr控制器代码/source/ddr_data.v
ddr控制器代码/source/ddr_par.v
ddr控制器代码/source/ddr_pll_orca.v
ddr控制器代码/source/ddr_pll_orca_sp.v
ddr控制器代码/source/ddr_sig.v
ddr控制器代码/source/ddr_top.v
ddr控制器代码/testbench/ddr_tb.v
ddr控制器代码/testbench/stimulus.v
ddr控制器代码/source
ddr控制器代码/testbench
ddr控制器代码
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。