文件名称:Chapter16-Multiplier
-
所属分类:
- 标签属性:
- 上传时间:2013-05-08
-
文件大小:2.64kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
书籍《精通Verilog HDL语言编程》中第16章的程序实例代码,是关于常用乘法器的设计的,对于初学者有一定的帮助-Book "Proficient in Verilog HDL language programming" in Chapter 16 of the procedure code, the common multiplier designed for beginners will certainly help
(系统自动生成,下载前可以参看下载内容)
下载文件列表
第16章 常用乘法器设计/
第16章 常用乘法器设计/basic_base2_mul.v
第16章 常用乘法器设计/basic_base2_mul_seq.v
第16章 常用乘法器设计/carry_save_mult.v
第16章 常用乘法器设计/ripple_carry_mult.v
第16章 常用乘法器设计/basic_base2_mul.v
第16章 常用乘法器设计/basic_base2_mul_seq.v
第16章 常用乘法器设计/carry_save_mult.v
第16章 常用乘法器设计/ripple_carry_mult.v
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.