文件名称:Verilog_UART
-
所属分类：
- 标签属性：
- 上传时间：2014-04-21
-
文件大小：3.71kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
the file use verilog HDL to realize uart.it contain
recive and transmit.-the files use verilog HDL to realize uart.it contain
reciver and transmitor.
recive and transmit.-the files use verilog HDL to realize uart.it contain
reciver and transmitor.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog实现串口/speed_select_rx.v
Verilog实现串口/speed_select_tx.v
Verilog实现串口/uart_recive_module.v
Verilog实现串口/uart_transmit_module.v
Verilog实现串口
Verilog实现串口/speed_select_tx.v
Verilog实现串口/uart_recive_module.v
Verilog实现串口/uart_transmit_module.v
Verilog实现串口
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。