文件名称:stopwatch
-
所属分类：
- 标签属性：
- 上传时间：2016-02-24
-
文件大小：20.38kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
A stopwatch circuit that counts minutes and seconds, and has reset, pause functionalities. Designed using Verilog.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
iseconfig/
iseconfig/clock.xreport
iseconfig/lab3.projectmgr
_xmsgs/
clock.v
controller.v
counter_min.v
counter_sec.v
display.v
extract_digits.v
fuse.xmsgs
fuseRelaunch.cmd
lab3.gise
lab3.xise
tb_clock.v
tb_counter_min.v
tb_counter_sec.v
tb_counter_sec_isim_beh1.wdb
tb_display.v
tb_extract_digits.v
iseconfig/clock.xreport
iseconfig/lab3.projectmgr
_xmsgs/
clock.v
controller.v
counter_min.v
counter_sec.v
display.v
extract_digits.v
fuse.xmsgs
fuseRelaunch.cmd
lab3.gise
lab3.xise
tb_clock.v
tb_counter_min.v
tb_counter_sec.v
tb_counter_sec_isim_beh1.wdb
tb_display.v
tb_extract_digits.v
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。