文件名称:eetop.cn_uart 源码 (Verilog)
-
所属分类:
- 标签属性:
- 上传时间:2017-11-24
-
文件大小:9kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
Verilog编写的UART通信模块,比较清晰(UART model wrote by Verilog)
相关搜索: UART
(系统自动生成,下载前可以参看下载内容)
下载文件列表
文件名 | 大小 | 更新时间 |
---|---|---|
tester.v | 6428 | 2001-09-11 |
clock_divider.v | 2123 | 2001-09-11 |
control_operation.v | 3265 | 2001-09-11 |
cpu_interface.v | 1648 | 2001-09-11 |
serial_interface.v | 4089 | 2001-09-11 |
status_registers.v | 1894 | 2001-09-11 |
address_decode.v | 1491 | 2001-09-11 |
uart_tb.v | 1286 | 2001-09-11 |
uart_top.v | 3018 | 2001-09-11 |
xmit_rcv_control.v | 12293 | 2001-09-11 |
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.