CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Verilog_Single_Cycle_CPU_check

  • 所属分类：
    VHDL/FPGA/Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2018-09-15
  • 文件大小：
    9kb
  • 已下载：
    4次
  • 提 供 者：
    Roger******
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

用verilog写的一个单周期cpu，用于计组实验(A single cycle CPU written in Verilog for group experiment.)
相关搜索： cpu

(系统自动生成,下载前可以参看下载内容)

下载文件列表

文件名大小更新时间
adder.v 639 2017-11-26
ALU.v 1677 2017-12-08
ALU_dec.v 1080 2017-12-08
Controller.v 1037 2017-12-07
Datapath.v 2109 2017-12-07
DM.v 1018 2017-11-26
EXT.v 923 2017-11-26
GRF.v 1302 2017-11-28
IF_RAM.v 734 2017-12-08
IFU.v 870 2017-11-27
left_2bits.v 641 2017-11-26
Main_dec.v 2169 2017-12-08
mips.v 1225 2017-12-07
Mux_2bits.v 907 2017-11-26
Mux_4bits.v 1129 2017-11-26
NextPC.v 1417 2017-11-26
PCreg.v 781 2017-12-08
Sign_ext.v 667 2017-11-26

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com