文件名称:ethernet_verilog
-
所属分类：
- 标签属性：
- 上传时间：2008-10-13
-
文件大小：77.58kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。-This is a very good preparation Verilog 8-bit RISC CPU source (available as MCU), and includes a complete C language test code.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
eth_clockgen.v
eth_cop.v
eth_crc.v
eth_defines.v
eth_fifo.v
eth_maccontrol.v
eth_macstatus.v
eth_miim.v
eth_outputcontrol.v
eth_random.v
eth_receivecontrol.v
eth_register.v
eth_registers.v
eth_rxaddrcheck.v
eth_rxcounters.v
eth_rxethmac.v
eth_rxstatem.v
eth_shiftreg.v
eth_spram_256x32.v
eth_top.v
eth_transmitcontrol.v
eth_txcounters.v
eth_txethmac.v
eth_txstatem.v
eth_wishbone.v
timescale.v
www.dssz.com.txt
eth_cop.v
eth_crc.v
eth_defines.v
eth_fifo.v
eth_maccontrol.v
eth_macstatus.v
eth_miim.v
eth_outputcontrol.v
eth_random.v
eth_receivecontrol.v
eth_register.v
eth_registers.v
eth_rxaddrcheck.v
eth_rxcounters.v
eth_rxethmac.v
eth_rxstatem.v
eth_shiftreg.v
eth_spram_256x32.v
eth_top.v
eth_transmitcontrol.v
eth_txcounters.v
eth_txethmac.v
eth_txstatem.v
eth_wishbone.v
timescale.v
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。