- thinkjava3.rar
- turbo 用matlab的Simulink对cdma2000中信道编码进行仿真 主要是码部分
- demonstration-system demonstration system source mfc region filling algorithm demo system source code mfc region filling algorithm demo
- YD-STMF1系列核心板测试程序-LED stm32最小系统测试程序 L ED跑马灯测试(TM32 minimum system test program L ED marquee test)
- Research_Report (8) Report on cluster based routing protocols
- Java从入门到精通(项目案例版) 源代码
文件名称:AMBA-Bus_Verilog_Model
-
所属分类:
- 标签属性:
- 上传时间:2012-09-04
-
文件大小:17kb
-
已下载:3次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
该源码包是2.0版本的AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。-This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave,Defines.
相关搜索: AHB BUS veril
(系统自动生成,下载前可以参看下载内容)
下载文件列表
AMBA Bus_Verilog_Model/ahb_apb_bridge/rtl/ahb_apb_bridge.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_arbiter.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_decoder.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_default_master.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_default_slave.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_mast_mux.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_slave_mux.v
AMBA Bus_Verilog_Model/ahb_rom_slave/rtl/ahb_rom_slave.v
AMBA Bus_Verilog_Model/ahb_sram_slave/rtl/ahb_sram_slave.v
AMBA Bus_Verilog_Model/defines/ahb_defines.v
AMBA Bus_Verilog_Model/defines/apb_defines.v
AMBA Bus_Verilog_Model/ahb_apb_bridge/rtl
AMBA Bus_Verilog_Model/ahb_arbiter/rtl
AMBA Bus_Verilog_Model/ahb_rom_slave/rtl
AMBA Bus_Verilog_Model/ahb_sram_slave/rtl
AMBA Bus_Verilog_Model/ahb_apb_bridge
AMBA Bus_Verilog_Model/ahb_arbiter
AMBA Bus_Verilog_Model/ahb_rom_slave
AMBA Bus_Verilog_Model/ahb_sram_slave
AMBA Bus_Verilog_Model/defines
AMBA Bus_Verilog_Model
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_arbiter.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_decoder.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_default_master.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_default_slave.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_mast_mux.v
AMBA Bus_Verilog_Model/ahb_arbiter/rtl/ahb_slave_mux.v
AMBA Bus_Verilog_Model/ahb_rom_slave/rtl/ahb_rom_slave.v
AMBA Bus_Verilog_Model/ahb_sram_slave/rtl/ahb_sram_slave.v
AMBA Bus_Verilog_Model/defines/ahb_defines.v
AMBA Bus_Verilog_Model/defines/apb_defines.v
AMBA Bus_Verilog_Model/ahb_apb_bridge/rtl
AMBA Bus_Verilog_Model/ahb_arbiter/rtl
AMBA Bus_Verilog_Model/ahb_rom_slave/rtl
AMBA Bus_Verilog_Model/ahb_sram_slave/rtl
AMBA Bus_Verilog_Model/ahb_apb_bridge
AMBA Bus_Verilog_Model/ahb_arbiter
AMBA Bus_Verilog_Model/ahb_rom_slave
AMBA Bus_Verilog_Model/ahb_sram_slave
AMBA Bus_Verilog_Model/defines
AMBA Bus_Verilog_Model
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
