搜索资源列表
XYwcms
- 1.全站生成静态(Html)网页文件. 2.无限级分栏,网站无限扩展. 3.自定义导航组,并分为JS文件和文字,方便于更改导航后的更新问题. 4.包含的各种标签让模板自由修改. 5.灵活的文件管理器,从模板文件到系统文件完全可以在线修改. 6.固定网页文件名,使误删后重生成时不更改文件名,针对搜索类网站. 特别说明: 1.系统的标签多样化,但并不复杂,完全掌握后即可制作各种类型的网站. 2.系统可以做全静态网站,即在本地生成网页文件后上传到服务使用.
disk_tool_miniTO
- 分区表备份器 miniTO 源码 现传上源码...希望能对正学习DOS,WINDOWS,磁盘和编程者有点帮助... 内含纯DOS,WIN32控制台和WIN32 GUI三个版本.它们生成的备份文件可以在任何版本中使用. WIN32 GUI版本暂使用备份功能(其他模块也都已全部写好,全是完整的,现在仅开启备份功能),如果想使用还原替换和比较功能,可自行打开调用的开关或加几句调用的代码就可以了, 一会儿我再把它们加上去,... (在WIN,打印功能是不能使用直接使用DOS的
crc16
- 函数名称:CRC-16 Process 函数原型:INT16U make_crc16(INT8U *msgaddr,INT8U datalen) 函数功能:进行CRC校验和产生CRC代码.这个函数只影响全局变量crc16. 校验字放在字符串最后,低8位在前高8位在后. msgaddr : 进行CRC16校验的据块的首地址 datalen : 进行CRC16校验的据块的个数 CRC-ITU的计算算法如下： a.寄存器组初始化为全\"1\"(
PV_2407_1K5
- 1.5Kw光伏并并网逆变器汇编程序，最大功率跟踪，boost加全桥，基于DSP2407-1.5Kw photovoltaic grid-connected inverter assembly program, the maximum power point tracking, boost plus full-bridge, based on DSP2407
zhinengshiduji
- 通过调节一个可变电阻得到变化的电压来模拟一个湿度度传感器，Led显示显示当前采集到的湿度值。另外设置四个按键，通过按键可以调整系统的参数设置。当湿度值高于湿度上限或者低于湿度下限时，报警灯会亮。当湿度值小于目标湿度并且不在比例调节范围时，系统输出高电平，湿度加湿器将全负荷工作，当湿度达到比例调节范围时，系统输出PWM脉冲，湿度加湿器将时断时续的工作，以保证逐步达到目标湿度值。最终实现一个闭环的智能湿度控制仪-By adjusting a variable resistor to be chang
chap12
- 16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证-16 commonly used HDL coding package upload includes counter, MUX, all add/semi-add, etc., are adopted to verify modsim
subber
- 完成一位二进制全减器的设计，采用原理图输入法和文本输入法分别实现，分层设计，底层由半加器（也用原理图输入法）和逻辑门组成-Completion of a binary full subtracter design, the use of schematic and text input method input method were realized, hierarchical design, the bottom of the half adder (also used schematic
ADDER
- .采用原理图输入法和文本输入法实现全减器，分层设计，底层由半加器（也用原理图输入法）和逻辑门组成； 2.给出此项设计的仿真波形； 3.选择实验电路进行验证, 由发光管指示显示结果。 -. The use of schematic and text input method input method to achieve full subtracter, hierarchical design, the bottom of the half adder (also used schem
11
- HSPICE 全加全减器设计 带波形仿真文件 超大规模集成电路设计-HSPICE full adder full subtracter design with VLSI design of the simulation waveform files
chap12
- 16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证-16 commonly used HDL coding package upload includes counter, MUX, all add/semi-add, etc., are adopted to verify modsim
chap12
- 16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证-16 commonly used HDL coding package upload includes counter, MUX, all add/semi-add, etc., are adopted to verify modsim
verilog_PLL
- 全数字锁相环的verilog源代码，包括鉴相器，K变摸可逆计数器，加减脉冲器和N分频器。已经仿真实现。(All digital phase-locked loop Verilog source code, including phase discriminator, K variable touch reversible counter, add and subtract pulse and N frequency divider. Have been implemented by simula
chenjingtwo
- 全加器LED点亮的原理是，根据LED硬件电路接法给相应的端口高电平或者低电平即可点亮。(LED light principle is, according to the LED hardware circuit connection to the corresponding port, high or low level can light.)
lab1
- 用半加器搭建全加器 使用Verilog语言(Using a half adder to build a full adder, using the Verilog language)
add
- 一个用quartus原理图输入的全加器，(A full adder with quartus schematic input,)
multiplication
- 用C语言实现两位小于1的二进制小数的原码一位乘法。 1. 首先设置两个真值的输入形式为字符串，这样便可以输入正负号和小数点。 2. 程序将两个字符串中的0和1提出存入整形数组 3. 分别提前编写好两个整形数组的相关函数。例如：数组输出函数、全加器函数、右移函数等等。 4. 按照流程图，定义B，C，A数组，长度均为N，N值在开头用define定义。长度N要尽可能设置大一些。 5. 按照流程图的结构，设置循环，判断等结构。最终计算出最后结果真值。(Using C language to a
quartuswork
- vhdl入门实例，一位全加器和一位半加器的quartus9.1程序，可直接运行(VHDL entry examples, a full adder and a half adder quartus9.1 program, can be run directly)
设计例程
- 里面包括大量经典例程，如全加器\计数器\同步置数、同步清零的计数器\隐含锁存器举例等等，可以帮助新手快速学习，快速入门。
Verilog例程
- 里面包涵了大量例程，如全加器\计数器\同步置数、同步清零的计数器\隐含锁存器举例，可以帮助学习
CS5211eDP到LVDS转换器方案|CS5211中文规格书|CS5211资料
- CS5211是一个eDP到LVDS转换器，配置灵活，适用于低成本显示系统。CS5211与eDP 1.2兼容，支持1车道和2车道模式，每车道速度为1.62Gbps和2.7Gbps。CS5211采用强大的SerDes技术，可以以较低的误码率恢复高速串行数据。 CS5211 LVDS发射机支持单端口和双端口模式。CS5211支持的最大分辨率是WUXGA（1920x1200）。CS5211有4个配置引脚，可支持16种不同的组合一个EEPROM图像的面板分辨率和LVDS工作模式。此外，还提供了一个简