搜索资源列表
DS18B20led
- DS18B20液晶显示602液晶关键在于分清1、初始化参数2、写指令3、写数据4、合适的时序及延时 为方便不进行忙检测，直接延时多增加一点-DS18B20 liquid crystal display602 LCD key is to distinguish between an initialization parameter, write instruction 3, write data, the appropriate timing and delay For the convenie
time
- 用canvas写的一个页面根据数据生成时序图的小应用-With a canvas to write a small application page generation timing diagram based on the data
nios2PtfcardPvga
- 使用nios的io管脚模拟spi时序对tf卡进行数据读写，同时附带一个简单的用verilog写的在vga显示器上刷屏的代码-Use the io pin of nios to simulate the timing of spi to read&write date from&to tf card, and comes with a simple code written by verilog to refresh the vga monitor.
TimeSerial
- TimeSerial时序预测算法，基于24个历史时刻点，计算未来的趋势数据-Time Serial shi xu yu ce suan fa ji suan fang fa ti gong xue xi shi yong
DDR3
- 。针对高速实 时数字信号处理中大容量采样数据 通过DDR3 存储和读取的应用背景， 设计和实现了适用于该背景的控制 状态机，并对控制时序作了详尽的 分析。系-DSP FPGA
51DHT11
- DHT11温湿度传感器与51单片机之间的通信。根据传感器的通信协议，首先由单片机通过I/O口主动产生要求的激发信号，然后将数据线的控制权交给传感器，接着单片机通过while语句不间断的检查I/O口的高低电平，从而达到对时序的正确把握，解析出准确的传输数据-DHT11 temperature and humidity sensors and communication between the microcontroller 51. According to the communication pr
dsp2812_I2C_FM24CL04
- dap2812的GPIO口模拟I2C（IIC）总线时序完成对铁电存储器的读写操作，可读写char（8位）,int（16位），long(32位）的数据。-Dap2812 GPIO simulation I2C (IIC) bus timing for completion of the ferroelectric memory read and write operation, read and write char (8), int (16), long (32) data.
avr_led_maxtrix
- 1.Atmega16单片机SPI接口初始化 2.使用SPI的中断方式向595不断地发送数据 3.也可以使用通用I/O口产生时序驱动595 4.定义了前景和背景两块显示缓存 5.含有对显示缓存进行清空，复制，读取，比较的功能函数 6.含有画点和画直线的功能函数-1.Atmega16 microcontroller SPI interface initialization 2. Using the SPI interrupt continuously send data to t
C8051F020_AD420
- C8051F020控制AD420，输出0到24mA,精密电流源输出，代码测试完全通过。在实际的调试过程中，发现AD420的数据建立时间和保持时间等要比数据手册上的事件长很多，也就是说，在按照手册的时序图写程序时，建立时间和保持时间要适当的延长一些，否则数据可能无法写入AD420.-C8051F020 control AD420
Dual-port-RAM-data-acquisition
- 利用传统方法设计的高速数据采集系统由于集成度低、电路复杂，高速运行电路干扰大，电路可靠性低，难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片芯片中，高集成性增强了系统的稳定性，为高速数据采集提供了理想的解决方案。-Using traditional methods of high-speed data acquisition system design due to low integration, circuit
ADC_handle
- 针对ADC器件AD9226的数据采集处理流程，针对手册时序做的有效数据输出控制。Verilog HDL- ADC AD9226 data acquisition device for processing flow for the manual timing do valid data output control.Verilog HDL
fftransform
- fft傅里叶变换，将时序信号变换到频域坐标下，进行数据的模态分析-fft transform
Example-s1-1
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲，一个设计如果时序余量较大，所能运行的频率远远高于设计要求，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从宏观上看，整个芯片满足了处理速度的要求，这相当于用面积复制换取速度的提高。面
e2prom_rd
- 该verilog代码用于E2PROM操作运用，用于I2C时序操作，存储数据-Operation is applied, the verilog code used in the E2PROM chips was introduced for I2C timing operation and store data
CfgDDS_9910
- dds ad9910配置的verilog hdl程序，模块化设计，输入待配置的数据，字长，启动信号，即可自动产生时序，完成一次配置，模块还有done握手信号，方便用户调用时，反复多次配置。-dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatical
PLL4350_CFG
- ADF4350 配置的verilog hdl程序，模块化设计，输入待配置的数据，启动信号，即可自动产生时序，完成一次配置，模块还有done握手信号，方便用户调用时，反复多次配置-Allocation of ADF4350 Verilog HDL program, modular design, input the data to be configured, start signal, can automatically generate timing, complete the configu
DDR2-verilog
- ddr2的Verilog代码，包括时序控制，数据读取，利用verilog编写的ddr2控制器，在spartan6板子上得以验证，成功实现了FPGA与DDR2的通信。-ddr2 of Verilog code, including timing control, data is read using verilog prepared ddr2 controller board on spartan6 be verified, the successful implementation of the
FIFO
- 本次设计是完成8bit的数据fifo传输，缓存为8个字节。包含读写功能，能正确实现功能，并通过时序仿真。- The design is complete fifo 8bit data transmission, the cache is 8 bytes. Contains read and write functions, can function properly implemented, and by timing simulation.
microcomputer-bus
- 这份资料主要是讲了微机总线的相关知识，即总线的数据传输、8088的基本引脚、8088的总线时序 -The information is mainly about the microcomputer bus related knowledge, namely the bus data transmission, the bus timing of the 8088 pin, 8088
12864AT24C512
- AT24C512驱动，单片机模拟IIC时序，只需要改变接口就可以移植，已经通过测试可以任意地址读写数据，可靠性高。-AT24C512 driver, microcontroller simulation IIC timing, only need to change the interface can be transplanted, has passed the test can read and write data at any address, high reliability.