CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 解码 vhdl

搜索资源列表

  1. 74HammingCode

    0下载:
  2. 用VHDL语言编写的可以实现(7,4)汉明码编解码的程序。-Using VHDL language can be achieved (7,4) Hamming Code Codec procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:677462
    • 提供者:王磊
  1. hdb3

    0下载:
  2. vhdl语言实现的hdb3编解码的功能,已完成调试。-vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1345
    • 提供者:王英超
  1. hammingDec

    0下载:
  2. hamming/汉明码的解码代码,在通信中常常用到汉明码-hamming/hamming code decoder code, usually used in communication Hamming Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:754
    • 提供者:leng
  1. BCH(31_21_5)

    3下载:
  2. BCH码的编码和解码全部过程的源代码,可以自行改变参数-BCH codes of all the process of encoding and decoding of the source code, can change the parameters
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-25
    • 文件大小:7869
    • 提供者:郎咸平
  1. PCM

    0下载:
  2. 基于FPGA的PCM编码器与解码器的设计-about fpga and pcm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:121382
    • 提供者:晓刚
  1. FSK_modulation_and_demodulation

    1下载:
  2. 模拟数字通信通道,将离散数据利用奇偶效验码编码,FSK调制后,发送,接收端解调解码后还原-Analog-to-digital communication channel, the use of discrete data to be well-tested code parity coding, FSK modulation, the transmission, the receiving end to restore the decoded demodulation
  3. 所属分类:Communication-Mobile

    • 发布日期:2014-12-14
    • 文件大小:252565
    • 提供者:Andy Hu
  1. vhdl

    0下载:
  2. 数码管现实bcd码的解码过程,0000-1001用数码管现实译码结果-Bcd nixie tube reality code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2639
    • 提供者:taoli
  1. Decode

    0下载:
  2. 十六位编解码器 时分复用解复用,很好的一个程序文件-Codec 16 demultiplexing time-division multiplexing, a very good program files
  3. 所属分类:mpeg mp3

    • 发布日期:2017-04-10
    • 文件大小:855
    • 提供者:login id
  1. RS_Verilog

    1下载:
  2. rs编解码的verilog实现源代码,从硬件实现rs的编解码-rs codec to achieve the verilog source code, from the hardware codec rs
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:101162
    • 提供者:曹晶
  1. dpsk

    0下载:
  2. 描述了DPSK的整个程序,包括编码和解码的过程,以及相绝和绝相变换等-DPSK describes the entire process, including the process of encoding and decoding, as well as the relative phase change can not and so on
  3. 所属分类:Other systems

    • 发布日期:2017-03-25
    • 文件大小:383647
    • 提供者:wujiebing
  1. H264

    3下载:
  2. h.264(verilog HDL) 这是基于流水线结构的H.264解码器源码-h.264 (verilog HDL) which is based on the pipeline structure of the H.264 decoder source code
  3. 所属分类:Special Effects

    • 发布日期:2017-03-27
    • 文件大小:99181
    • 提供者:陈成
  1. dianhuanyuanchengkongzhi

    0下载:
  2. 电话智能遥控器主要包括电话振铃检测电路,电话自动摘机和挂机电路,DTMF信号解码电路,语音提示急电路,音频放大电路,以及控制心脏CPU电路-Telephone remote control including smart phones ringing detection circuit, telephone and hang up automatically pick circuit, DTMF signal decoding circuit, urgent voice circuits, au
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:7515
    • 提供者:卿卿
  1. H.264

    0下载:
  2. H.264视频编解码程序,此程序已经过测试能够运行-H.264
  3. 所属分类:Streaming_Mpeg4

    • 发布日期:2017-05-21
    • 文件大小:6497397
    • 提供者:liluming
  1. RSandfpgadesign

    0下载:
  2. 详细介绍了RS编解码背景以及原理,同时给出了FPGA实现方案-Described in detail the background of RS codecs as well as the principles of the FPGA at the same time give the realization of the program
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-07
    • 文件大小:270832
    • 提供者:马彬
  1. MQdecoder

    1下载:
  2. Verilog HDL 实现的JPEG200的MQ解码-JPEG2000 MQ DECODER BASED ON FPGA, Verilog HDL
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-05-03
    • 文件大小:1518175
    • 提供者:林木
  1. ddr2_hamdec64

    0下载:
  2. VHDL实现的64bit海明码解码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64bit Hamming Code (decode)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2324
    • 提供者:seiya
  1. ami

    0下载:
  2. ami编解码程序,用VHDL语言编写的,仅供参考-AMI encode decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1672
    • 提供者:杨杨
  1. ADPCM_audio_codec

    1下载:
  2. ADPCM语音编解码电路设计及FPGA实现。利用FPGA进行ADPCM编码与解码。-ADPCM voice codec circuit design and FPGA realization. FPGA for use ADPCM encoding and decoding.
  3. 所属分类:Multimedia program

    • 发布日期:2017-03-26
    • 文件大小:126262
    • 提供者:水牛EDA
  1. shift

    1下载:
  2. E1接收部分主要功能是实现从输入的差分线路数据中恢复出2.048M线路时钟并将数据解码输出。包括解码和线路时钟恢复两模块。-E1 to receive some of the major functions of the difference from the input data lines to recover a clock and data lines 2.048M decoder output. Including decoding and clock recovery circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:88731
    • 提供者:liusen
  1. CCD

    0下载:
  2. 对ccd图像进行解码采集,并通过VGA输出-Ccd image decoding of the collection, and through the VGA output
  3. 所属分类:Special Effects

    • 发布日期:2017-03-28
    • 文件大小:3509
    • 提供者:charles
« 1 2 34 5 6 7 8 9 10 »
搜珍网 www.dssz.com