搜索资源列表
FPGA-DDS-signal-source-design
- FPGA实现dds的编程,很直观详细的资料-FPGA DDS signal source design
dds
- 基于FPGA,利用vhdl语言结合matlab工具实现dds,已经仿真-Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation
dds
- 利用FPGA实现分频,实现DDS分频模块 -Divide using FPGA realize DDS frequency module
VHDL-DDS
- 基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率-FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency
DDS
- FPGA产生DDS,未使用IP核,内含VERILOG程序-FPGA generates DDS, unused IP core, containing VERILOG program
SF-CY3-FPGA
- FPGA开发套件,DDS原理性学习,根本性学习-FPGA Development Kit, DDS learning principles and fundamental learning
cycloneiii_3c16_signal
- 基于FPGA,DDS原理的双路正弦波信号发生器,含有与msp430通信模块程序。-Based on FPGA, DDS principle of dual sine wave signal generator, communication modules contain msp430 procedures.
DDS
- 第一,DDS模块是一个比较常用的用数字方式实现模拟信号的方法,以前一直只用了频率控制,这一次还通过深入理解用上了相位控制,从这个角度来讲,可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波,然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。 第二,这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟,需要具体说说的是,如果你输出的正弦值是8位的,那么你的计数器的计数范围是在0---255---0,如果你输出的正弦值是9位的,那么你的计数器的计数范围是在0--
DDS
- 一个基于FPGA的DDS,可以实现正弦波的频率控制-An FPGA-based DDS, sine wave frequency control can be achieved
dds(9854)_test(sin_cos)(EP1C6)
- 通过FPGA控制DDS(AD9854)输出120M一下的双路正交信号,实现在通信和控制领域的应用。-Controlled by FPGA DDS (AD9854) output 120 m the dual orthogonal signal, realize the application in the field of communication and control.
dds
- FPGA所需要的DDS源码,可实现波形输出,采用VHDL语言,简单易懂。-FPGA need DDS source waveform output can be achieved using VHDL language, easy to understand.
DDS
- FPGA实现DDS波形发生器,多种信号的产生,-FPGA realization of DDS waveform generator to produce a variety of signals,
DDS
- Verilog HDL实现FPGA的DDS功能,含有实验原理与代码程序-FPGA Verilog HDL realize the DDS function, principles and codes containing experimental procedures
DDS
- 基于FPGA的DDS波形发生模块,频率相位可调-Module based on FPGA DDS waveform,Adjustable frequency phase
dds
- 使用FPGA产生DDS信号发生器,方便移植,适合新手学习,开发环境Q2-Use FPGA generate DDS signal generator, easy migration, suitable for novices to learn, develop environment Q2
DDS
- DDS的核心是相位累加器,相位累加器有一个累加器和相位寄存器组成,它的作用是再基准时钟源的作用下进行线性累加,当产生溢出时便完成一个周期,即DDS的一个频率周期。加载Matlab 产生的波形,通过FPGA输出DDS信号-Core DDS is the phase accumulator, a phase accumulator and phase accumulator registers, its role is to carry out a linear accumulation under
DDS
- 基于fpga的DDS详细设计方案 verilog语言 正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-Direct Digital Synthesizer base on fpga use verilog Sine calculator to calculate the value of the digital phase sine wave amplitu
DDS
- 附件包括1.基于FPGA实现DDS正弦波产生2.对应程设计说明一份3.重要说明一份。使用的软件平台为ISE13.3,硬件平台为Xilinx公司的V4板子。-DDS generator
DDS
- verilog编写,使用fpga中dds手法,可以输出任意波形的发生信号。-verilog write, use the dds fpga way, you can output an arbitrary waveform signal occurs.
DDS
- 本代码可以实现基于FPGA的DDS系统设计,实现效果好-This code can be realized based on FPGA DDS system design, implementation effect is good