搜索资源列表
text-display-in-verilog
- 文本显示实验，利用FPGA编程在VGA显示器上完成文本编辑功能，verilog语言，含实验报告（具体功能请参见实验报告）-The complete text display, text display in VGA editing, the use of FPGA Verilog programming language, including test reports (see the specific function of experimental report)
基于FPGA实现蜂鸣器播放音乐的功能
- 使用芯片为EP2C8Q208C8N,使用普通蜂鸣器，由于频率不同可实现放歌功能，本 例设计的是《友谊地久天长》，使用Verilog语言编程，本例子有工程文件、仿 真、波形，经过测试可以使用。
hp and lp filter
- hp and lp filter verilog code..
reconf. router code xylinx
- design and fpga implementation of Routing algorithm for NOC
fir filter design
- FIR FILTER DESIGN IN VERILOG ON FPGA
fpga-LCD1602
- 本程序是用verilog开发的实现LCD1602的代码(This procedure is developed using Verilog, LCD1602 code.)
I2C
- FPGA实现I2C通信功能模块，实现了I2C通信可移植(FPGA realize I2C communication function module)
Verilog for fpga
- verilog基础使用资料，包括基础语法以及使用例子，适合初学者(basic files for verilog program in FPGA)
vga
- fpga控制vga在显示器上的彩条显示()
基于FPGA的串口通信系统
- 该设计是基于 FPGA 的串口通信系统模拟仿真，通过对 RS-232 串行总线 接口的设计，掌握发送与接收电路的基本思路，并进行串口通信。采用 Verilog HDL 语言对 UART 波特率产生模块、数据发送模块、接收模块进行硬件描述， 再将其整合为一个 RS-232 收发模块，最终在顶层模块中将两个 RS-232 模块例 化，实现两块 FPGA 芯片全双工通信的设计。(Design of serial communication system based on FPGA)
UART-Altera
- 使用Atera FPGA CycloneII 实现串口通信，遵循RS232协议。FPGA上的模块实现了数据的接收，取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
三角函数的Verilog HDL语言实现
- 以Actel FPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波，利用Verilog HDL语言实现死区时间可调的SPWM全数字算法，并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, rea
FPGA实现串口解析
- 用verilog语言不同的编写方式来 实现各种复杂串口通讯(use the verilog to uart)
Design-VGA-Verilog
- FPGA VGA例程驱动程式，用Verilog语言来编写的。(FPGA VGA routines driver, written in Verilog language.)
design-IR-Verilog
- IR传感器使用Verilog语言编程，平台实在FPGA Cycle 4上实现(IR sensor using Verilog programming language, the platform is really FPGA Cycle 4 implementation)
Digital_clock
- 教程 基于FPGA的智能闹钟，控制NOKIA5110(Intelligent alarm clock based on FPGA, control N O K I A 5110)
ex5
- FPGA测试频率，传统测频率,verilog语言，短程序，测频法测频率(using FPGA verilog language a short code for frequtents)
带FIFO的ov7670 FPGA应用程序，经测试可用
- 这是用Verilog编写的OV7670摄像头驱动代码，带FIFO，经测试可用。(This is written in Verilog OV7670 camera driver code, with FIFO, tested available.)
基于FPGA的高速并转串程序
- 该程序用Verilog语言实现了12.5MHz八位并行转为150MHz串行数据.
ezusb_io_latest.tar
- CY7C68013实现FPGA控制的USB接口通信，已通过测试(CY7C68013 FPGA control to achieve the USB interface communication, has passed the test)